一种基于可变功函数栅极的晶体管器件及其制备方法与流程

本发明涉及半导体器件技术领域，尤其涉及一种基于可变功函数栅极的晶体管器件及其制备方法。

背景技术：

随着半导体器件特征尺寸按摩尔定律等比缩小，芯片集成度不断提高，出现短沟道效应、库伦散射等负面效应，使得传统平面型mosfet在半导体技术发展到22nm工艺时遇到瓶颈。作为针对此问题的解决措施，三维finfet技术逐渐成为主流。在技术代向更小节点发展的过程中，后栅工艺金属栅极的填充遇到非常大的挑战。传统的物理气相沉积技术有其固有的局限性，目前单原子层沉积技术已经成为金属栅极沉积、cmos器件持续微缩发展以及伴随产生的后栅沟槽填充问题最佳的解决方案。

另外，半导体器件的阈值电压与栅极电极材料的功函数有关。在传统的半导体器件制作流程中，通常采用单一的多晶硅栅极设计，以简化制作流程、节约制作成本。当cmos技术发展到45nm，为了减少栅极漏电流，高k栅介质被引入半导体制作工艺，但是传统的多晶硅栅与之接触会产生多晶硅耗尽效应及费米能级钉扎效应等，严重影响器件性能，因此需要新型的栅极材料。金属栅具有较低的电阻率，而被认为是栅极的优选材料。

在cmos电路中，存在不同的功能电路模块，如高性能计算模块、低功耗模块。不同的电路模块需要不同的阈值电压，即不同的金属功函数。因此，亟需设计具有可变功函数的材料作为栅极，用以在晶体管制备工艺中实现在单原子层沉积技术条件下对同一体系材料的功函数调节，获得器件预期的阈值电压特性。

技术实现要素：

本发明提供的基于可变功函数栅极的晶体管器件及其制备方法，能够针对现有技术的不足，实现栅极材料的功函数可变，从而实现半导体器件的可变阈值电压。

第一方面，本发明提供一种基于可变功函数栅极的晶体管器件制备方法，其中包括：

步骤一：提供半导体衬底；

步骤二：在所述半导体衬底上形成伪栅堆叠，并对所述伪栅堆叠两侧的所述半导体衬底暴露区域进行离子注入，形成源/漏区；

步骤三：除去所述伪栅，对所述源/漏区进行退火；

步骤四：提供单原子层沉积反应设备；

步骤五：在所述单原子层沉积反应设备中引入前驱源反应物；

步骤六：控制所述单原子层沉积的环境因素，生长功函数金属层。

可选地，上述单原子层沉积的环境因素包括所述前驱源反应物的比例、脉冲顺序、生长温度、生长厚度中的任意一个或者其组合。

可选地，上述功函数金属层材料为ti合金或ta合金。

可选地，上述功函数金属层材料为tialc(n)或taalc(n)。

可选地，上述tialc(n)中ti的前驱源反应物为卤化钛和/或tdmat，al的前驱源为三烷基铝、烷基铝烷和/或氨配位铝烷，n的前驱源为nh3和/或n2。

可选地，上述taalc(n)中ta的前驱源反应物为卤化钽和/或pdmat，al的前驱源为三烷基铝、烷基铝烷和/或氨配位铝烷，n的前驱源为nh3和/或n2。

可选地，上述前驱反应物的比例包括所述nh3和/或n2的量的比例。

可选地，上述脉冲顺序包括所述nh3与n2的参与脉冲顺序。

可选地，调节上述生长温度能够改变所述功函数金属层的al含量比例。

可选地，上述单原子层沉积可以是加热型单原子层沉积或等离子体增强型单原子沉积。

另一方面，本发明提供一种可变功函数金属栅极的晶体管器件，包括半导体衬底、源/漏区、带有功函数金属层的栅极，其中所述晶体管器件的阈值电压可调。

可选地，上述功函数金属层的材料为ti合金或ta合金。

可选地，上述功函数金属层的材料为tialc(n)或taalc(n)。

本发明实施例提供的基于可变功函数栅极的晶体管器件及其制备方法，能够通过调整n2及nh3的参与比例及脉冲顺序、调整金属的生长温度、调整金属的生长厚度实现功函数的可调，从而使用相同的材料体系，获得具有可调节范围的有效功函数金属对应的可调节阈值电压，对集成电路中的栅极调制工程具有重要意义。

附图说明

图1为本发明中高k栅介质及金属栅的结构示意图；

图2为本发明中的后栅工艺的流程图；

图3a至图3h为本发明中的后栅工艺中的半导体器件结构示意图；

图4为本发明一实施例使用ald进行可变功函数栅极的晶体管器件制备方法流程图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在现有技术中，栅介质层厚度减小是半导体器件尺寸缩小的关键因素。sio2作为传统栅介质层，当栅氧厚度缩小时，由直接隧穿引起的栅极泄露电流会急剧增大。从90nm技术节点开始，提高半导体器件的性能需要引入新的栅材料，从45nm技术节点开始，半导体工艺开始使用介电常数更高的高k材料，用于在栅介质物理厚度较厚时获得与超薄sio2为栅氧时相等的栅极电容。此外，金属栅替代多晶硅栅，可以消除远程库伦散射效应，抑制高k栅介质中表面软声子散射引起的对沟道载流子迁移率下降问题；同时，可以解决费米能级钉扎效应引起的阈值电压不可调制现象。

图1示出了本发明中高k栅介质及金属栅的结构示意图。如图所示100为半导体衬底，可以是基本半导体或化合物半导体，例如硅、锗衬底，或碳化硅、砷化镓、砷化铟、磷化铟等，厚度可以是但不限于400μm-800μm。101为功函数金属材料的栅，其中功函数的金属材料可以是tin、tialn、tic、tan、taaln、tac等。102为高k材料介质层，其中高k材料可以是hfo2、hfsio、hfsion、hftao、hftio、hfzro、al2o3、la2o3、zro2、laalo等。103为源极/漏极，104为漏极/源极。

图2示出了现有技术中后栅工艺的流程图。s21为提供半导体如硅衬底；s22为在硅衬底之上形成伪栅堆叠，该伪栅堆叠包括栅极介质层以及栅极介质层上的伪栅；s23为对伪栅两侧的衬底上暴露的区域进行离子注入，以形成源/漏区；s24为形成覆盖源/漏区以及伪栅堆叠的层间介质层；s25为除去层间介质层的一部分以暴露所述伪栅，并移除所述伪栅；s26为执行源/漏注入退火工艺。s27为形成功函数金属层及金属介质层。

图3a至图3h示出了现有技术中后栅工艺中的半导体器件结构示意图。

如图3a所示，提供衬底300。衬底300可以是基本半导体或化合物半导体，例如硅、锗衬底，或碳化硅、砷化镓、砷化铟、磷化铟等。典型地，衬底300的厚度可以是但不限于在400μm-800μm的厚度范围内。衬底300中已经形成隔离区320，例如浅槽隔离(sti)区域，其深度可以在100-300nm的深度范围内。隔离区320的材料为绝缘材料，例如sio2、si3n4等。

如图3b所示，在衬底300之上沉积一层栅极介质层303，再沉积覆盖该栅极介质层303的非晶硅层。具体地，栅极介质层303和非晶硅层可以通过pvd、cvd、ald、pld、mocvd、peald、溅射、分子束淀积(mbe)或其他合适沉积方法形成。栅极介质层303可以是但不限于高k介质，例如hfo2、hfsio、hfsion、hftao、hftio、hfzro、al2o3、la2o3、zro2、laalo中的一种或其组合，其厚度可以是但不限于1nm-3nm之间。

随后在非晶硅层上形成光刻胶层，光刻胶层的材料可是烯类单体材料、含有叠氮醌类化合物的材料或聚乙烯月桂酸酯材料等。通过光刻对光刻胶层进行构图，以形成栅极线条图形，之后刻蚀未被该光刻胶层覆盖的非晶硅层以及其下的栅极介质层303，以形成所述包括伪栅301和栅极介质层303的伪栅堆叠。

可选地，在所述伪栅堆叠的侧壁形成侧墙330，用于将所述伪栅堆叠隔离。侧墙330可以由sio2、si3n4、sion、碳化硅和/或其他合适的材料形成。侧墙330可以具有多层结构。侧墙330可以通过沉积刻蚀工艺形成，其厚度范围可以是10nm-100nm。侧墙330围绕该伪栅堆叠。

如图3c所示，对伪栅301两侧的所述衬底300暴露的区域进行离子注入，以在衬底300中形成源/漏区310，源/漏区310可以由包括光刻、离子注入、扩散和/或其他合适工艺的方法形成。离子注入会在衬底300中产生晶格缺陷，因此在离子注入后需用低温进行退火或激光退火来消除这些缺陷。

可选地，可以先进行离子注入操作以在衬底300中形成源/漏区310，然后再形成侧墙330，即侧墙330可以形成在源/漏区310之前或之后。

如图3d所示，形成蚀刻停止层500，蚀刻停止层500可以包括si3n4、氮氧化硅、碳化硅和/或其他合适的材料。蚀刻停止层500可以采用pvd、cvd、ald、pld、mocvd、peald、溅射、分子束淀积(mbe)或其他合适方法形成。蚀刻停止层500的厚度范围为5nm-20nm。进一步在蚀刻停止层500上形成层间介质层400。层间介质层400可以通过pvd、cvd、ald、pld、mocvd、peald、溅射、分子束淀积(mbe)或其他合适方法在蚀刻停止层500上形成。层间介质层400的材料包括sio2、碳掺杂sio2、bpsg、psg、ugs、氮氧化硅、低k材料或其组合。层间介质层400的厚度范围可以是40nm-150nm。可选地，也可以不形成蚀刻停止层500而直接形成覆盖源/漏区310以及伪栅堆叠的层间介质层400。

如图3e所示，执行平坦化处理，使栅极堆叠上的蚀刻停止层500暴露，并与层间介质层400的高度保持基本齐平。由于蚀刻停止层500的材料硬度大于形成层间介质层400的材料，在进行化学机械抛光(cmp)时会停止于蚀刻停止层500。

如图3f所示，刻蚀暴露的蚀刻停止层500，以暴露伪栅301。蚀刻停止层500可以采用湿刻和/或干刻除去。湿刻工艺包括氢氧包含溶液、去离子水等刻蚀剂溶液；干刻工艺包括等离子体刻蚀等。在本发明的其他实施例中，也可以采用cmp技术对蚀刻停止层500进行平坦化处理，直至所述伪栅301露出。可选地，在没有形成蚀刻停止层500的实施例中，可以使用cmp工艺除去所述层间介质层400的一部分直至伪栅301露出。

如图3g所示，去除伪栅301，停止于栅极介质层303。去除伪栅301可以采用湿刻、干刻、等离子体等方法刻蚀。完全移除伪栅301后形成侧墙330围绕的凹槽302，此时执行源漏注入退火工艺。其中所述退火工艺的退火温度的范围是900-1200℃。也可以采用瞬间退火工艺对半导体结构进行退火，例如在约

800-1100℃的高温下进行激光退火。

可选地，可以进一步进行修复栅极介质层303的退火。或者可以将原先沉积的栅极介质层303去除，然后重新沉积栅极介质层。相应地，该新形成的栅极介质层形成在凹槽302的底部，并覆盖凹槽302所暴露的衬底300的上表面。该新形成的栅极介质层的材料可以是热氧化层，包括氧化硅或氮氧化硅，也可为高k介质，例如hfo2、hfsio、hfsion、hftao、hftio、hfzro、al2o3、la2o3、zro2、laalo中的一种或其组合，其厚度可以但不限于在1nm-4nm之间。

如图3h所示，在凹槽302中形成替代栅。在一个实施例中，所述替代栅为金属栅极。该金属栅极可以只包括金属导体层304，金属导体层304可以直接形成于栅极介质层303之上。在其他实施例中，金属栅极还可以包括功函数金属层305和金属导体层304。

优选的，在栅极介质层303上先沉积功函数金属层305，之后再在功函数金属层305之上形成金属导体层304。功函数金属层305可以采用tin、tialn、tic、tan、taaln、tac等材料制成，厚度范围为3nm-15nm。金属导体层304可以为一层或者多层结构。其材料可以为tan、tac、tin、taaln、tialn、moaln、tatbn、taern、taybn、tasin、hfsin、mosin、rutax、nitax、w、al中的一种或其组合，其厚度范围可以为但不限于10nm-80nm。

可选地，可以在栅极介质层303上形成功函数金属层305，则可以在去除所述伪栅301后，暴露功函数金属层305，并在所形成的开口中的功函数金属层305上形成金属导体层304。由于在栅极介质层303上形成有功函数金属层305，因此，金属导体层304形成于功函数金属层305之上。

基于高k栅介质/金属栅取代sio2栅氧/多晶硅栅以及后栅工艺，本发明提出一种基于可变功函数栅极的晶体管器件及其制备方法。

在现有半导体器件工艺中，通常利用气相中发生的物理化学反应，在晶圆表面形成金属、非金属或化合物固态沉积层。传统的pvd技术以及化学气相沉积技术cvd，对于较大高宽比的结构不能实现对整个图形结构均匀而有效的填充和覆盖，容易造成finfet器件阈值电压的不均匀性，难以满足纳米技术及半导体集成电路对薄膜性能的需求。而单原子层沉积技术(atomiclayerdeposition，ald)可以将物质以平滑、均匀、重复性好的单原子膜形式镀在基底表面。由于其自限制的生长特性，具有超薄膜控制能力、优异的薄膜均匀性及台阶覆盖性能，成为后栅工艺中生长金属栅材料的最适用方法。

ald淀积首先需要将第一种反应物引入反应室使之在衬底活性表面发生化学吸附，直至衬底表面达到饱和。过剩的反应物则被从系统中抽出清除，然后将第二种反应物放入反应室，使之和衬底上被吸附的物质发生反应。剩余的反应物和反应副产品将再次通过泵抽或惰性气体清除的方法清除干净。这样就可得到目标化合物的单层饱和表面。这种ald循环可实现一层接一层的生长从而可以实现对淀积厚度的精确控制。

由于ald是基于在交互反应过程中的自约束性生长，需要优化ald的参数以实现其准确的厚度控制和超级的保型性。为了获得完全的单层覆盖，足量的具有热稳定性的反应物，即在反应温度下不会分解的反应物，被引入到衬底上以确保完全覆盖。通常采用以下几种参数来控制反应物的剂量：反应物源的温度、流量、分压以及这个反应室的压力。反应室温度起着两个主要作用：提供原子层淀积反应所需的激活能量和帮助清除单原子层形成过程中的多余反应物和副产品。ald反应室可以是单晶圆设备、小批量晶圆(<25晶圆负载)设备、或大批量晶圆(50-100晶圆负载)系统。单晶圆设备可以实现对工艺极好地控制多晶圆系统能极大地提升生产能力。

ald原始反应物，即前驱源反应物，具有一定的挥发性和可重复的汽化率，理想情况下不在反应温度下发生自身反应或分解，易与补充反应物发生反应，能产生可挥发的副产品，并具有最佳的配合基尺寸。可选地，原始反应物可以为液体有机金属物，或者适用于薄膜性质、杂质含量、电学特性等的其他原始反应物。

一方面，图4示出了本发明一实施例使用ald进行基于可变功函数金属栅极的晶体管器件制备方法流程图。s41包括提供制作晶体管器件的衬底，例如硅、锗衬底，或碳化硅、砷化镓、砷化铟、磷化铟等，典型地，衬底厚度可以是但不限于在400μm-800μm的厚度范围内。s42包括在衬底上形成伪栅堆叠，伪栅堆叠包括栅极介质层以及栅极介质层上的伪栅，为对伪栅两侧的衬底上暴露的区域进行离子注入，以形成源/漏区。s43包括形成蚀刻停止层和层间介质层，用以除去伪栅，并进行源/漏区注入退火工艺。s44包括提供ald反应设备及反应室，ald反应室可以是热壁反应室或冷壁反应室。s45包括引入ald前驱源反应物。s46包括控制反应物比例。s47包括调节功函数金属层生长温度。s48包括调节功函数金属层生长厚度。

在本发明的一个实施例中，可以使用ti合金或ta合金金属作为功函数金属层。具体的，ti合金或ta合金可以为tialc(n)或taalc(n)。使用ald方法制备tialc(n)功函数金属层，其中ti的前驱源可以是但不限于卤化钛、tdmat等，al的前驱源可以是但不限于三烷基铝、烷基铝烷、氨配位铝烷等，n源可以是但不限于nh3或n2等。使用ald方法制备taalc(n)功函数金属层，其中ta的前驱源可以是但不限于卤化钽、pdmat，al的前驱源可以是但不限于三烷基铝、烷基铝烷、氨配位铝烷，n源可以是但不限于nh3或n2等。

可选地，本发明的ald可以是加热型ald(t-ald)或等离子体增强型ald(peald)。

进一步地，本发明的实施例通过向金属碳化物，诸如tialc/taalc中掺入n，得到tialc(n)或taalc(n)，可以增加金属的有效功函数。通过调整n2及nh3的参与比例，可以调整功函数金属层中的n含量，从而调节有效功函数值，另外，还可以通过调节n2及nh3的脉冲顺序，实现可调的功函数值。

进一步地，本发明还可以通过调整金属的生长温度和/或金属的生长厚度实现可调的功函数值。在本发明的一个实施例中，调整生长温度，能够改变薄膜中al含量组分，从而得到可调节的有效功函数值。

可选地，在调整反应物比例、调整脉冲顺序、调整金属的生长温度、调节金属的生长厚度四种方式中任选其一或者组合，获得可调节的功函数值。

另一方面，本发明还提供一种具有可变功函数栅极的晶体管器件。其中可变功函数栅极的材料可以是但不限于tin、tialn、tic、tan、taaln、tac、tialc、taalc、tialcn或taalcn，通过在ald沉积过程中控制反应物比例、调整脉冲顺序、调整金属的生长温度、调节金属的生长厚度中的任意一项或其组合，实现可调节的功函数值。具体地，在本发明的一个实施例中，可以通过调整n2及nh3的参与比例，和/或调节n2及nh3的脉冲顺序，实现可调的功函数值；还可以通过调整金属的生长温度、调节金属的生长厚度实现可调的功函数值，从而得到可调节的阈值电压。

本发明实施例提供的基于可变功函数栅极的晶体管器件及其制备方法，能够通过调整n2及nh3的参与比例和/或脉冲顺序、调整金属的生长温度、调整金属的生长厚度实现功函数的可调，获得具有可调节范围的有效功函数金属对应的可调节阈值电压，对集成电路中的栅极调制工程具有重要意义。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。