技术特征：
技术总结
本发明涉及一种半导体器件电连接结构及其制造方法。所述的半导体器件电连接结构由顶层半导体材料、绝缘层和衬底半导体材料构成；绝缘层位于顶层半导体材料和衬底半导体材料之间；顶层半导体材料和衬底半导体材料为反相掺杂；在顶层半导体材料上设有掺杂区；通过掺杂区设有与衬底半导体材料连通的电连接孔；电连接孔内设有电连接层；衬底半导体材料上设有电隔离沟槽；被电隔离沟槽包围的衬底半导体材料与电连接层相连；衬底半导体材料上设电绝缘层；电绝缘层上设有电接触孔；电接触孔内形成有金属引脚。本发明解决了芯片后续三维(3D)封装的成本及工艺复杂度高、电连接结构制作工艺先后顺序灵活性差或成本高的问题；可用基于绝缘衬底上的硅(SOI)晶圆制作该电连接结构。
技术研发人员：周志健;朱二辉;陈磊;杨力建;于洋;邝国华
受保护的技术使用者：广东合微集成电路技术有限公司
技术研发日：2017.05.24
技术公布日：2017.10.20