本发明涉及半导体领域，特别涉及一种鳍式场效应晶体管及其形成方法。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。
随着cmos器件的不断缩小，来自制造和设计方面的挑战促使三维设计如鳍式场效应晶体管(finfet)的发展。相对于现有的平面晶体管，finfet可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，finfet中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。
然而，现有的鳍式场效应晶体管的工作性能仍然有待进一步提高。
技术实现要素：
本发明的实施例提供了一种鳍式场效应晶体管及其形成方法，用于通过提高鳍式场效应晶体管沟道区的载流子迁移率进一步提高其工作性能。
本发明的实施例提供了一种鳍式场效应晶体管，包括：半导体衬底；形成于所述半导体衬底表面的鳍片；覆盖所述半导体衬底的层间介质层，所述层间介质层表面低于所述鳍片顶部表面，所述鳍片侧壁表面与所述层间介质层表面构成第一沟槽；位于所述层间介质层表面的源漏极材料层，所述源漏极材料层具有第二沟槽，所述第二沟槽与所述第一沟槽垂直，且所述鳍片位于所述第二沟槽中；位于所述第二沟槽表面的二维电子材料层，所述二维电子材料层覆盖所述鳍片的顶部和侧壁表面；位于所述二维电子材料层表面的栅极结构，所述栅极结构位于所述第一沟槽和所述第二沟槽内，且横跨所述鳍部的顶部和侧壁。
可选地，所述第一沟槽和/或所述第二沟槽的形状为u形。
可选地，所述二维电子材料层的材料为二硫化钼、石墨烯或黑磷。
可选地，所述二维电子材料层为单层或多层堆叠结构。
可选地，所述半导体衬底的材料为硅、锗硅或iii-v族化合物。
可选地，所述源漏极材料层的材料为非晶硅、锗硅或iii-v族化合物。
相应地，本发明的实施例还提供了一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有鳍片；形成层间介质层，所述层间介质层表面低于所述鳍片顶部表面，所述鳍片侧壁表面与所述层间介质层表面构成第一沟槽；形成位于所述层间介质层表面的源漏极材料层，所述源漏极材料层具有第二沟槽，所述第二沟槽与所述第一沟槽垂直，且所述鳍片位于所述第二沟槽中；形成位于所述第二沟槽表面的二维电子材料层，所述二维电子材料层覆盖所述鳍片的顶部和侧壁表面；形成位于所述二维电子材料层表面的栅极结构，所述栅极结构位于所述第一沟槽和所述第二沟槽内，且横跨所述鳍部的顶部和侧壁。
可选地，所述二维电子材料层的形成工艺为化学气相沉积工艺或原子层沉积工艺。
可选地，当采用化学气相沉积工艺形成所述二维电子材料层时，采用三氧化钼和硫粉作为反应物。
可选地，所述化学气相沉积工艺的反应温度为700℃-800℃。
可选地，所述二维电子材料层的材料为二硫化钼、石墨烯或黑磷。
可选地，所述二维电子材料层为单层或多层堆叠结构。
可选地，所述二维电子材料层的形成步骤包括：首先形成覆盖整个源漏极材料层和鳍片的二维电子材料薄膜，后续形成栅极结构的过程中再刻蚀掉多余的所述二维电子材料薄膜，保留形成位于沟道区的部分二维电子材料薄膜。
可选地，所述第一沟槽和/或所述第二沟槽的形状为u形。
可选地，所述半导体衬底的材料为硅、锗硅或iii-v族化合物。
可选地，所述源漏极材料层的材料为硅、
锗硅或iii-v族化合物。
可选地，所述源漏极材料层的形成步骤包括：形成覆盖所述层间介质层和鳍片的源漏极材料薄膜，沿垂直于所述鳍片的方向向下刻蚀所述源漏极材料薄膜，直至暴露出所述层间介质层。
可选地，还包括：对所述源漏极材料层进行掺杂处理，形成分别位于所述栅极结构两侧的源极和漏极。
可选地，所述鳍片由刻蚀所述半导体衬底后形成，其材料与所述半导体衬底的材料相同。
可选地，所述鳍片的材料为硅、锗硅或iii-v族化合物。
在本发明的技术方案中，鳍式场效应晶体管由于具有层状结构的二维电子材料层，且二维电子材料层形成在相互垂直的第一沟槽和第二沟槽内，因而可作为鳍式场效应晶体管的沟道区材料，提高鳍式场效应晶体管沟道区的载流子迁移率，提高鳍式场效应晶体管的性能。
进一步的，由于第一沟槽和/或所述第二沟槽的形状为u形，在第一沟槽和第二沟槽底部形成二维电子材料层时可均匀成核，因而形成的二维电子材料层的质量较好，有助于进一步提高鳍式场效应晶体管沟道区的载流子迁移率。
相应的，本发明的技术方案中，在形成鳍式场效应晶体管时，在形成第一沟槽以后，形成具有第二沟槽的源漏极材料层，且所述第二沟槽与第一沟槽垂直，使得后续形成的位于第一沟槽和第二沟槽内的二维电子材料层的质量较好，后续二维电子材料层作为鳍式场效应晶体管的沟道区，可有效提高其载流子迁移率。
进一步的，形成的第一沟槽和/或所述第二沟槽的形状为u形，有助于进一步提高后续形成的鳍式场效应晶体管的沟道区的载流子迁移率。
附图说明
图1-图9为鳍式场效应晶体管的形成过程的结构示意图。
具体实施方式
如前文所述，现有的鳍式场效应晶体管的工作性能仍然有待进一步提高。
经研究发现，二维电子材料层为超薄的层状结构，其不仅具有较大的能隙使其具有半导体的性质，且在数纳米的厚度下仍能展现出高电子迁移率的特性。因而，将二维电子材料层应用到鳍式场效应晶体管的沟道区内，可以提高鳍式场效应晶体管的载流子迁移率，从而进一步提高鳍式场效应晶体管的性能。
为了解决该问题，本发明提供了一种鳍式场效应晶体管及其形成方法。
现在将参照附图来详细描述本发明的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
请参考图1，提供半导体衬底100，所述半导体衬底100表面形成有鳍片110。形成层间介质层120，所述层间介质层120表面低于所述鳍片110顶部表面，所述鳍片110侧壁表面与所述层间介质层120表面构成第一沟槽130。
所述半导体衬底100用于为后续工艺提供工作平台，其材料为硅、锗硅或iii-v族化合物。当所述半导体衬底100的材料为硅时，其可以为单晶硅片或绝缘体上硅(soi)。在本发明的实施例中，所述半导体衬底100为单晶硅片。
所述鳍片110用于后续形成鳍式场效应晶体管的沟道区，以增加鳍式场效应晶体管的沟道长度。所述鳍片110由刻蚀半导体衬底100后形成，其材料与所述半导体衬底100的材料相同。所述鳍片110的材料为硅、锗硅或iii-v族化合物。在本实施例中，所述鳍片110的材料为硅。
所述层间介质层120用于后续隔离相邻的导电结构，例如半导体衬底100和栅极结构，相邻的鳍片110等。所述层间介质层120的形成方法为沉积工艺，例如化学气相沉积(cvd)。所述层间介质层120的材料为氧化硅、氮氧化硅等绝缘材质。在本发明的实施例中，所述层间介质层120的材料为氧化硅。
为便于后续形成栅极结构，形成的所述层间介质层120的表面低于所述鳍片110顶部表面。所述鳍片110侧壁表面与所述层间介质层120表面构成第一沟槽130，后续会在所述第一沟槽130内形成二维电子材料层。在本发明的实施例中，所述层间介质层120与鳍片110的拐角处较为圆滑(roundcorner)，即所述第一沟槽130的形状为u形，以利于后续形成更好质量的二维电子材料层。需要说明的是，所述第一沟槽130还可以为其他形状，在此不再赘述。
请结合参考图2-图4，其中，图2为图3在a-a1处的剖面结构示意图，图4为图3在b-b1处的剖面结构示意图。形成位于所述层间介质层120表面的源漏极材料层140，所述源漏极材料层140具有第二沟槽150，所述第二沟槽150与所述第一沟槽130垂直，且所述鳍片110位于所述第二沟槽130中。
所述源漏极材料层140用于后续掺杂形成源极和漏极。所述源漏极材料层140的形成工艺包括沉积工艺和刻蚀工艺。所述源漏极材料层140的形成步骤包括：形成覆盖所述层间介质层120和鳍片110的源漏极材料薄膜(未图示)，沿垂直于所述鳍片110的方向向下刻蚀所述源漏极材料薄膜，直至暴露出所述层间介质层120。
所述源漏极材料层140的材料为硅、锗硅或iii-v族化合物。在本发明的实施例中，所述源漏极材料层140的材料为非晶硅(a-si)。
所述源漏极材料层140具有第二沟槽150，所述第二沟槽150与所述第一沟槽130垂直，且所述第二沟槽150的底部表面与所述第一沟槽130的底部表面齐平。本发明的实施例中，所述第二沟槽150的形状为u形，即无论从第一沟槽130分布的方向上，还是从第二沟槽150分布的方向上看，沟槽均为u形，后续形成的二维电子材料层可具有更好的质量。需要说明的是，所述第二沟槽150还可以为其他形状，在此不再赘述。
需要说明的是，在本发明的其他实施例中，还可以是：所述第一沟槽130或所述第二沟槽150的形状为u形。
请结合参考图5和图6，其中，图5为在图3基础上进一步形成二维电子材料层的结构示意图，图6为图5在c-c1处的剖面结构示意图，且为更好的理解技术方案，对于二维电子材料层底部的不可见结构，图5中采用虚线示出。形成位于所述第二沟槽150表面的二维电子材料层160，所述二维电子材料层160覆盖所述鳍片110的顶部和侧壁表面。
由于二维电子材料层160为超薄的层状结构，例如二硫化钼、石墨烯或黑磷等，其不仅具有较大的能隙使其具有半导体的性质，且在数纳米的厚度下仍能展现出高电子迁移率的特性。因此，所述二维电子材料层160用于后续作为鳍式场效应晶体管的沟道区，以提高鳍式场效应晶体管的载流子迁移率，从而进一步提高鳍式场效应晶体管的性能。所述二维电子材料层160的形成工艺为化学气相沉积工艺或原子层沉积工艺，以形成超薄的层状结构。本发明的实施例中，所述二维电子材料层160的材料为二硫化钼，形成工艺为化学气相沉积工艺。具体地，当采用化学气相沉积工艺形成二硫化钼时，可采用三氧化钼和硫粉作为反应物，在反应温度为700℃-800℃(例如755℃)的条件下形成。
所述二维电子材料层160所采用的材料为超薄的层状结构，因此可形成单层或多层堆叠结构二维电子材料层160，并且二维电子材料层160的厚度可精确控制，有助于增强鳍式场效应晶体管的栅极控制能力。本发明的实施例中，所述二维电子材料层160为多层(例如5层或7层)堆叠的mos2。
如前文所述，由于二维电子材料层160形成于相互垂直的第一沟槽和第二沟槽表面，且第一沟槽和第二沟槽的形状为u形，因此，形成二维电子材料层160的过程中，其能更均匀的在具有较低界面能的源漏极材料层140和鳍片110成核，最终形成质量较好的二维电子材料层160。
本发明的实施例中，所述二维电子材料层的形成步骤包括：首先形成覆盖整个源漏极材料层140和鳍片110的二维电子材料薄膜，后续形成栅极结构的过程中再刻蚀掉多余的二维电子材料薄膜，保留形成位于沟道区的部分二维电子材料薄膜以节省工艺步骤。
需要说明的是，在本发明的其他实施例中，也可在形成栅极结构之前先刻蚀二维电子材料薄膜形成位于沟道区的二维电子材料层160，在此不再赘述。
请结合参考图7-9，图7为在图5的基础上进一步形成栅介质薄膜和栅电极薄膜后的结构示意图，图8为在图7的基础上进一步光刻形成形成栅极结构后的结构示意图，图9为图8在c-c1处的剖面结构示意图。形成位于所述二维电子材料层160表面的栅极结构(未标示)，所述栅极结构位于所述第一沟槽130和所述第二沟槽150内，且横跨所述鳍部110的顶部和侧壁。
所述栅极结构的形成步骤包括：采用化学气相沉积工艺形成覆盖所述二维电子材料层160的栅介质薄膜(未标示)；沉积形成覆盖所述栅介质薄膜的栅电极薄膜170；随后采用光刻工艺形成多个横跨上述鳍片110的顶部和侧壁的栅介质层180，以及覆盖所述栅介质层180的栅电极层190。所述栅介质层180和所述覆盖所述栅介质层180的栅电极层190的共同构成栅极结构。
在本发明的实施例中，所述栅介质层180的材料为高k材料，所述栅电极层190的材料为金属。
请继续参考图8和9，对所述源漏极材料层140进行掺杂处理，形成分别位于所述栅极结构两侧的源极(未标示)和漏极(未标示)。形成所述源极和漏极的工艺在此不再赘述。
上述步骤完成后，本发明实施例的鳍式场效应晶体管的制作完成。由于形成了相互垂直、且为u形的第一沟槽130和第二沟槽150，鳍式场效应晶体管中用作沟道区的二维电子材料层160的形成质量较好，因此后续鳍式场效应晶体管中沟道区的载流子迁移率得到进一步提升，使得鳍式场效应晶体管的性能更加优越和稳定。
请继续参考图1至图9，本发明的实施例还提供了一种鳍式场效应晶体管，包括：
半导体衬底100；
形成于所述半导体衬底100表面的鳍片110；
覆盖所述半导体衬底100的层间介质层120，所述层间介质层120表面低于所述鳍片110顶部表面，所述鳍片110侧壁表面与所述层间介质层120表面构成第一沟槽130；
位于所述层间介质层120表面的源漏极材料层140，所述源漏极材料层140具有第二沟槽150，所述第二沟槽150与所述第一沟槽130垂直，且所述鳍片110位于所述第二沟槽150中；
位于所述第二沟槽150表面的二维电子材料层160，所述二维电子材料层160覆盖所述鳍片110的顶部和侧壁表面；
位于所述二维电子材料层160表面的栅极结构，所述栅极结构位于所述第一沟槽130和所述第二沟槽150内，且横跨所述鳍部110的顶部和侧壁。
其中，所述半导体衬底100的材料为硅、锗硅或iii-v族化合物。本发明的实施例中，所述半导体衬底100的材料为硅。
所述鳍片110的材料与所述半导体衬底100的材料相同，为硅、锗硅或iii-v族化合物。在本实施例中，所述鳍片110的材料为硅。
所述层间介质层120的材料为氧化硅、氮氧化硅等绝缘材质。在本发明的实施例中，所述层间介质层120的材料为氧化硅。
所述第一沟槽130和/或所述第二沟槽150的形状为u形。在本发明的实施例中，所述第一沟槽130和所述第二沟槽150的形状均为u形，以形成更好质量的二维电子材料层160。在本发明的其他实施例中，所述第一沟槽130和/或所述第二沟槽150还可以为其他形状，在此不再赘述。
所述源漏极材料层140的材料为硅、锗硅或iii-v族化合物。在本发明的实施例中，所述源漏极材料层140的材料为非晶硅(a-si)。所述源漏极材料层140具有第二沟槽150，所述第二沟槽150与所述第一沟槽130垂直，且所述第二沟槽150的底部表面与所述第一沟槽130的底部表面齐平。
所述二维电子材料层160所采用的材料为超薄的层状结构，因此可形成单层或多层堆叠结构二维电子材料层160。所述二维电子材料层160的材料为二硫化钼、石墨烯或黑磷等。本发明的实施例中，所述二维电子材料层160的材料为二硫化钼，形成在第一沟槽130和第二沟槽150的表面。
所述栅极结构包括覆盖所述二维电子材料层160表面的栅介质层180和覆盖所述栅介质层180表面的栅电极层190。本发明的实施例中，所述栅介质层180的材料为高k材料，所述栅电极层190的材料为金属。
上述鳍式场效应晶体管中引入了二维电子材料层160至其沟道区，且二维电子材料层160形成在u形的第一沟槽130和u形的第二沟槽130表面，因此该鳍式场效应晶体管的沟道区的载流子迁移率较高，且栅极控制能力较强，鳍式场效应晶体管的性能更加优越。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。