半导体结构的制作方法与流程

本发明涉及一种半导体结构的制作方法，特别是涉及一种特别是一种以钨金属填充形成的半导体结构的制作方法。

背景技术

动态随机存取存储器(dynamicrandomaccessmemory,dram)属于一种挥发性存储器，包含由多个存储单元(memorycell)构成的阵列区(arrayarea)以及控制电路所在的周边区(peripheralarea)。各存储单元是由一晶体管(transistor)连接一电容器(capacitor)的结构，通过晶体管来控制电容器中电荷的存储来达到存储数据的目的。

为了提高效能与集密度，存储器的结构已朝向三维(three-dimensional)发展，例如采用冠式电容结构(crown-typecapacitor)，各存储单元的电容是以垂直的方向堆叠设置在晶体管上，通过存储节点接触插塞(storagenodecontact)与晶体管的电连接。存储节点接触插塞的品质对于存储器体的良率和数据存储的速度具有重要的影响。

随着存储器集密度提升，存储节点接触插塞的尺寸也越来越小，提高了制作的困难度。例如图1所示，在材料层102中定义出存储节点接触插塞的开口102a后，再以金属材料104填充开口形成存储节点接触插塞。但是，在填充金属材料104的过程中，很容易提早封口而留下未被填满的缝隙或孔洞106，影响到存储节点接触插塞的品质以及整体的良率。

技术实现要素：

本发明目的在于提供一种半导体结构的制作方法，特别是一种以钨金属填充形成的半导体结构的制作方法。

根据本发明一实施例提供的半导体结构的制作方法，包含下列步骤。首先，提供一材料层，并于该材料层中形成一凹陷。然后，在一第一温度下形成一第一钨金属层填满该凹槽，接着于一第二温度下进行一热处理，其中该第二温度大于该第一温度。

本发明提供的方法具有较佳的填充能力，可应用在形成存储器元件的存储节点接触插塞，解决填充金属时留下缝隙或孔洞的问题，另外还可维持一较低的阻值。

附图说明

图1为现有技术于开口中填充金属时容易留下缝隙或孔洞的缺陷的示意图；

图2至图8为本发明一实施例制作一半导体结构的步骤示意图；

图9至图10为图2至图8所示实施例的一变化型的示意图。

主要元件符号说明

102材料层

102a开口

104金属材料

106孔洞

100动态随机存取存储器

10材料层

10a基底

12主动区

14浅沟绝缘结构

16字符线

18位线

18a硅化钛层

18b硅化钨层

18c钨金属层

18d盖层

20绝缘层

22凹陷

24源/漏极区

26金属硅化物

28间隙壁

32阻障层

34钨成核层

36钨金属层

36a粗糙表面

36b粗糙表面

36c平坦表面

38热处理

42,52平坦化制作工艺

44,54存储节点接触插塞

53金属盖层

h高度

具体实施方式

为了方便说明与更容易了解本发明，本发明的附图仅为示意图，详细的比例可依照设计的需求进行调整。在文中所描述对于图形中相对元件的上下关系，在本领域的人都应能理解其是指物件的相对位置而言，因此都可以翻转而呈现相同的构件，此都应同属本说明书所揭露的范围。

接下来的说明是以一动态随机存取存储器的制作方法为例，用来使本领域的技术人员了解本发明的目的以及可以达成的功效。本发明的方法并不限于制作动态随机存取存储器，也可用来制作其他半导体元件中以钨金属填充的结构，例如金属栅极、源/漏极接触插塞或金属绕线结构。另外，接下来的说明中提到的尺寸与厚度的数值，仅为所述实施例的参数，在其他实施例中可根据实际需求调整。

图2至图8说明根据本发明一实施例制作一动态随机存取存储器100的步骤示意图，其中图2为动态随机存取存储器100的顶视图，图3至图8为沿着图2中切线a-a’的剖面示意图。

请参考图2和图3。首先，提供一材料层10，例如是已经完成部分结构的动态随机存取存储器100，包含基底10a、多条字符线16和位线18。基底10a的材料例如是硅基底、外延硅基底、硅锗基底、碳化硅基底或硅覆绝缘基底(silicon-on-insulator，soi)，但不限于此。多个平行的主动区12由浅沟绝缘结构14定义在基底10a中。字符线16可以是形成在基底10a上或基底10a中，根据所述实施例，字符线16是一种埋入式字符线，形成在基底10a中并切过该些主动区12以及浅沟绝缘结构14。位线18形成在基底10a上方，横跨过该些主动区12、浅沟绝缘结构14以及字符线16，并且通过一位线接触插塞(图未示)与各主动区12电连接。形成位线18的方法可以是在基底10a上沉积一材料层再图案化该材料层而形成。例如，完成埋入式字符线16后，接着在基底10a上依序沉积一硅化钛(tisi)层18a、硅化钨(wsi)层18b、钨金属层18c以及盖层18d(参考图3)。根据所述实施例，钨金属层18c可以是以现有的化学气相沉积法(cvd)形成，制作工艺温度约是400℃，其管芯平均尺寸(平均直径)大约介于70纳米至100纳米之间，但不限于此。接着，图案化上述堆叠的材料层，例如进行光刻暨蚀刻制作工艺移除部分材料层而定义出多条位线18。较佳着，位线接触插塞(图未示)可以是与位线18一体成型构成，但不限于此。

图3为沿着图2中切线a-a’的剖面示意图。切线a-a’大致上与字符线16平行，切过相邻两字符线16以及相邻两位线18之间的基底10a区域。为了简化附图，图3的剖面图并未绘示出基底10a中的主动区12以及浅沟绝缘结构14。如前段的说明形成位线18后，接着可在基底10a上形成绝缘层20，覆盖住基底10a以及位线18，并且填满位线18之间的间隙。然后，进行图案化步骤，移除相邻两位线18之间的部分绝缘层20，形成凹陷22，暴露出基底10a的部分区域。位线18的顶面和侧壁仍是完全被绝缘层20覆盖，并未暴露出来。凹陷22即为动态随机存取存储器100的存储节点接触插塞(storagenodecontact,snc)的预定位置。凹陷22的深度和宽度受限于位线18的间距和高度。根据本发明所述实施例，凹陷22的深度约是250纳米，宽度约是50纳米，因此其深宽比(aspectratio)大约是5:1，但不限于此。基底10a自凹陷22暴露出来的部分可形成有一源/漏极区24，以及一金属硅化物26。源/漏极区24例如是由磷(p)掺杂外延硅(epitaxialsilicon)构成，而金属硅化物26例如是硅化钴(cosi)，可降低后续形成的存储节点接触插塞(snc)与源/漏极区24之间的接触电阻。可选择性的在凹陷22的侧壁可形成间隙壁28，例如是由氮化硅或氧化硅构成的单层或多层结构，用来定义形成金属硅化物26的区域。间隙壁28还可确保位线18和后续形成于凹陷22中的存储节点接触插塞(snc)之间的绝缘。

请参考图4。接着，利形成一阻障层32完全覆盖住绝缘层20和凹陷22的底面和侧壁。根据本发明一实施例，阻障层32可以是单层或复合层，例如先利用化学气相沉积法(cvd)形成一钛(ti)层后，再利用原子层沉积法(ald)于该钛层上形成一氮化钛(tin)层。阻障层32的厚度可根据需求调整，例如是由厚度约20埃的钛层以及厚度约30埃的氮化钛层构成。在本发明另一实施例中，可利用阻障层32中的钛层直接与源/漏极区24反应形成金属硅化物26，即形成硅化钛(tisi)，而可省略前述在形成阻障层32之前就先形成金属硅化物26的步骤。形成阻障层32后，接着于阻障层32上形成一钨成核层34。根据所述实施例，钨成核层34是由制作工艺温度介于250℃至350℃之间的原子层沉积法(ald)形成，以具有较好的覆盖力和可准确控制的厚度。钨成核层34厚度例如约40埃，其管芯平均尺寸(平均直径)不大于30纳米。钨成核层34可提供一高反应性的沉积表面，有助于后续钨金属层36的形成。

请参考图5。接着，在钨成核层34上形成一钨金属层36，完全覆盖位线18并且填满位线18之间的凹陷22。值得注意的是，钨金属层36是由制作工艺温度介于250℃至350℃之间的化学气相沉积法形成，相较于现有制作工艺温度约为400℃的化学气相沉积法，例如形成位线18的钨金属层18c的方法，钨金属层36相对较低的制作工艺温度可减缓其沉积速度，形成的钨金属层36的管芯平均尺寸较小，也就是说其成长表面具有较小的高低差，因此可以较均匀地逐渐增加厚度直到填满凹陷22，降低了提早封口的风险，避免在凹陷22中留下未被填充的隙缝(seam)或孔洞(void)而影响到存储节点接触插塞的良率。根据所述实施例，填充在凹陷22中的钨金属层36的管芯平均尺寸小于位线18中的钨金属层18c的管芯平均尺寸，例如当钨金属层18c的管芯平均尺寸约介于70纳米至100纳米之间时，钨金属层36的管芯平均尺寸会小于70纳米，较佳是介于60～70纳米之间。如图5所示，管芯结构使得钨金属层36具有一粗糙表面36a。

请参考第6图。接着，在惰性气体，例如通入氮气，的环境下进行一热处理38。根据所述实施例，热处理38可以是快速热退火处理(rapidthermalanneal,rta)，温度大于形成钨金属层36的制作工艺温度，例如大于350℃，较佳介于400℃至500℃之间，热处理38的时间不大于1分钟。热处理38可以使钨管芯成长(graingrowth)因而降低电阻值，特别是对于以相对较低制作工艺温度形成的钨金属层36具有明显的功效。根据所述实施例，热处理38可以提升钨金属层36的钨管芯平均尺寸约百分之10至50之间，较佳约百分之40至50之间。例如，热处理38前钨金属层36的管芯平均尺寸介于60～70纳米，经过热处理38后，钨金属层36的管芯平均尺寸可被提升至70至100纳米之间。上述钨管芯尺寸的变化可反应在钨金属层36表面形貌上，热处理38后钨金属层36的粗糙表面36b相较于热处理38前的粗糙表面36a，具有较少的晶界(grainboundary)。较佳者，热处理38后，钨金属层36与位线18的钨金属层18c大致上具有相同的管芯平均尺寸以及相近的电阻值。

请参考图7。接着进行一平坦化制作工艺42，例如化学机械研磨制作工艺(cmp)或回蚀刻制作工艺，自粗糙表面36b移除部分钨金属层36直到得到一平坦表面36c，但不暴露出钨成核层34或阻障层32。

请参考图8。后续，进行另一图案化制作工艺以定义出个别的存储节点接触插塞44，例如利用光刻暨蚀刻制作工艺移除部分钨金属层36、钨成核层34以及阻障层32直到暴露出绝缘层20，并使得剩余的钨金属层36、钨成核层34以及阻障层32仅填充凹陷22并自凹陷22的开口突出一高度h。钨金属层36突出的部分可作为后续与电容结构连接的存储节点接触垫。如图8所示，自凹陷22开口突出的钨金属层36、钨成核层34以及阻障层32可横向延伸并且覆盖凹陷22开口附近的绝缘层20，因此存储节点接触插塞44的钨金属层36会呈现t型的剖面形状，而钨成核层34和阻障层32会呈现倒ω的剖面形状。

图9和图10为前文所述实施例的一变化型，其中图9对应到图7所示步骤。请参考图9，平坦化制作工艺52可移除部分钨金属层36、钨成核层34直到暴露出位线18上方的阻障层32，使得剩余的钨金属层36、钨成核层34仅填充在凹陷22中，并且具有与阻障层32齐平的顶面。后续，请参考图10，再沉积一金属盖层53，例如是另一钨金属层或是其他导电金属层，然后进行图案化，移除部分金属盖层53以及阻障层32，定义出个别的存储节点接触插塞54，并且暴露出位线18上方的绝缘层20。如图10所示，节点接触插塞54可自凹陷22的开口突出一高度h，阻障层32沿着凹陷22的侧壁和底面覆盖并覆盖到凹陷22开口附近的绝缘层20，呈现倒ω的剖面形状。钨金属层36填充在凹陷22中并与阻障层32具有齐平的顶面。钨成核层34夹设在钨金属层36和阻障层32之间，具有u型的剖面形状。金属盖层53位于钨金属层36的正上方并与阻障层32具有切齐的侧壁。金属盖层53可作为存储节点接触垫。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。