互补式金属氧化物半导体元件及其制作方法与流程

本发明涉及互补式金属氧化物半导体(complementarymetaloxidesemiconductor,cmos)元件及其制作方法，特别是涉及一种具有包含应力的层间介电层的互补式金属氧化物半导体元件及其制作方法。

背景技术：

先进半导体技术中，鳍式场效晶体管(finfieldeffecttransistor,finfet)已取代平面式(planar)场效晶体管，成为主流发展趋势。制作鳍式场效晶体管的第一步，是利用例如光刻暨蚀刻制作工艺(photolithograph-etchingprocess,pep)等图案化制作工艺，根据布局图案，在半导体基底上形成沟槽并同时定义出鳍状结构(finstructure)。接着，再于沟槽中填入绝缘材料，完成各鳍状结构之间的绝缘。后续进行一凹陷制作工艺，回蚀刻部分绝缘材料以使鳍状结构的顶面和上侧壁暴露出来后，再形成跨越鳍状结构的栅极结构。被栅极结构覆盖的鳍状结构顶面和上侧壁，即为鳍式场效晶体管的通道区。

目前已知可对元件施加不同种类的应力(stress)，以达到增进效能的目的。常用的方法包含于元件的源/漏极区制作应变硅(strainedsilicon)，或者形成一应力层(stressorlayer)直接覆盖栅极结构。随着半导体元件尺寸的微缩和更佳效能的需求，如何能进一步提升元件的效能仍为本领域积极研究的课题。

技术实现要素：

为达上述目的，本发明一方面提供一种互补式金属氧化物半导体元件，包含一基底；

一绝缘结构位于该基底上；多个主动区位于该基底上并贯穿该绝缘结构，其中该多个主动区沿着一第一方向延伸并且沿着该第一方向排列；一对第一栅极设在各该主动区的两末端，其中各该第一栅极包含一内边缘横跨该主动区，以及一外边缘完全位于该绝缘结构上；至少一第二栅极，位于该对第一栅极之间并且横跨该主动区；多个该绝缘结构的凹陷区域，沿着该第一方向排列在相邻该主动区的相邻末端之间，并且邻接该第一栅极的外边缘；一层间介电层，覆盖该绝缘结构、该主动区、该第一栅极以及该第二栅极并且填满该凹陷区域，其中该层间介电层包含一应力。

本发明另一方面提供一种互补式金属氧化物半导体元件的制作方法，包含提供一基底；形成多个主动区，沿着一第一方向延伸并沿着该第一方向排列在该基底上；

形成一绝缘结构，位于该基底上并包围各该主动区；形成一对第一栅极，各覆盖各该主动区的一末端，以及至少一第二栅极，位于该对第一栅极之间并且横跨过该主动区；形成一图案化掩模层，包含多个开口，沿着该第一方向排列在该多个主动区的相邻末端之间，暴露出部分该绝缘结构；进行一蚀刻制作工艺，自该多个开口移除部分该绝缘结构，形成多个凹陷区域；移除该图案化掩模层，

并形成一层间介电层，覆盖该绝缘结构、该主动区、该第一栅极以及该第二栅极，并且填满该凹陷区域。

附图说明

图1至图7为根据本发明一实施例的互补式金属氧化物半导体元件的制作方法步骤示意图，各图上部为顶视图，下部为沿着顶视图中i-i’切线方向的剖面示意图；

图8为本发明另一实施例的顶视图。

主要元件符号说明

10基底

12主动区

12a上表面

14绝缘结构

14’绝缘沟槽

x第一方向

y第二方向

i-i'切线方向

22第一栅极

22c内边缘

22d外边缘

24第二栅极

22a、24a栅极部

22b、24b间隙壁

d、d1、d2、d3深度

26源/漏区

300通道区

14a、14b顶面

14c底面

32掩模层

34开口

e1蚀刻制作工艺

36凹陷区域

43层间介电层

41接触蚀刻停止层

42介电材料层

s1、s2应力

22e、24e高介电常数介电层

220、240金属栅极

22f、24f金属栅极

22g、24g盖层

120子主动区

具体实施方式

为让本发明的上述特征和优点能更明显易懂，下文特举优选实施例，并配合所附的附图作详细说明。本发明实施例的附图是半示意且未按比例绘制，为了清楚呈现，某些尺寸可能被放大，非本发明要强调的结构与元件也可能被省略。另外，公开和描述多个实施例中具有通用的某些特征时，相同或类似的特征通常以相同的附图标记描述，以方便于说明和描述。

图1至图7为根据本发明一实施例的互补式金属氧化物半导体元件100的制作方法步骤示意图，各图上部为顶视图，下部为沿着顶视图中i-i’切线方向的剖面示意图。

请参考图1。首先提供一基底10。接着在基底10上形成多个主动区12。各主动区12是沿着第一方向x延伸，相邻主动区12是以末端对末端的方式、沿着第一方向x排列在基底10上，彼此之间通过绝缘结构14区隔开。根据本发明一实施例，可利用多重图案化制作工艺制作主动区12，例如先进行第一次图案化制作工艺在基底10中形成绝缘沟槽14’，定义出至少一连续的鳍式结构，然后再进行第二次图案化制作工艺，将该连续的鳍式结构切割成多个主动区12。接着，在基底10上全面性的沉积一绝缘材料，例如氧化硅，填满绝缘沟槽14’并完全覆盖住主动区12的上表面12a，然后利用平坦化制作工艺，例如化学机械研磨制作工艺，移除绝缘沟槽14’外多于的绝缘材料至显露出主动区12的上表面12a。剩余填充在绝缘沟槽14’之中的绝缘材料则形成绝缘结构14。根据本发明一实施例，绝缘沟槽14’的深度d约是1200埃。

请参考图2。接着在各主动区12上形成一对第一栅极22，沿着垂直于第一方向x的第二方向y延伸，并分别覆盖住主动区12的一末端，以及至少一第二栅极24，位于该对第一栅极22之间，沿着第二方向y延伸横跨过主动区12。第一栅极22和第二栅极24分别包含栅极部22a、24a和位于栅极部22a、24a侧壁的间隙壁22b、24b。参考图2上部的顶视图，第一栅极22包含一横跨过主动区12的内边缘22c，以及一完全位于绝缘结构14上的外边缘22d。

根据本发明一实施例，第一栅极22和第二栅极24可通过相同制作工艺同时形成，例如在基底10上全面性的沉积一栅极材料，例如多晶硅，然后将该栅极材料图案化成栅极部22a和24a。接着，沿着栅极部22a和24a共型形成一间隙壁材料，然后对该间隙壁材料进行一各向异性蚀刻制作工艺，移除部分间隙壁材料，使剩余的间隙壁材料仅位于栅极部22a和24a的侧壁上，形成间隙壁22b和24b。可根据需要选择间隙壁材料的材质并利用单次或多次的沉积步骤和各向异性蚀刻制作工艺，制作出具有单层或多层结构的间隙壁22b和24b。较佳者，在基底10上沉积栅极材料之前，可回蚀刻绝缘结构14的绝缘材料使主动区12突出于绝缘结构14一预定高度，暴露出主动区12的部分侧壁，然后再沉积栅极材料，使栅极材料以及后续栅极材料而形成的栅极部22a和24a可以覆盖住主动区12的上表面12a和暴露出来的侧壁，后续可制作成鳍式场效晶体管(finfet)。上述回蚀刻制作工艺后，绝缘结构14具有顶面14a，其低于主动区12上表面12a一深度d1。由于栅极材料是在所述回蚀刻制作工艺后直接沉积并覆盖在绝缘结构14的顶面14a上，因此图案化栅极材料而形成的栅极部22a和24a也会是直接位于绝缘结构14的顶面14a上。在其他实施例中，若选择制作平面式场效晶体管，可不进行上述回蚀刻绝缘结构14的制作工艺，因此绝缘结构14的顶面14a可以是与主动区12的上表面12a齐平、略高于或略低于主动区12的上表面12a。根据本发明一实施例，深度d1约是440埃。

请参考图3。接着，在第二栅极24两侧的主动区12中形成源/漏区26，源/漏区26之间被第二栅极24覆盖住的主动区12即为通道区300。可利用离子注入制作工艺或较佳利用外延成长制作工艺形成源/漏区26。根据所述实施例，从定义出栅极部22a、24a到形成源/漏区26的制作工艺中使用的干/湿蚀刻剂或清洗剂可能会对绝缘结构14的绝缘材料具有蚀刻性，因此将未被第一栅极22和第二栅极24覆盖住的绝缘结构14从深度d1的顶面14a蚀刻到深度d2的顶面14b。根据本发明一实施例，深度d2约是680埃，也就是说顶面14a和顶面14b在垂直方向上相差约240埃的高度。在其他实施例中，可通过选用对绝缘结构14的绝缘材料较不具蚀刻性的干/湿蚀刻剂或清洗剂、或控制清洗时间，使顶面14a与顶面14b大致上齐平。

请参考图4。形成源/漏区26后，可进行一回火制作工艺，例如快速热退火制作工艺(rtp)，以活化源/漏区26中的掺杂并修补晶格缺陷，然后在基底10上全面性的形成一掩模层32，例如光致抗蚀剂层，完全覆盖住第一栅极22、第二栅极24、主动区12和绝缘结构14。根据本发明一实施例，掩模层32是直接覆盖绝缘结构14的顶面14b上，与顶面14b直接接触。接着图案化掩模层32，以在掩模层32中定义出多个开口34，沿着与主动区12相同的排列方向(即第一方向x)排列、各对准在相邻主动区12的相邻末端之间的正上方，暴露出绝缘结构14的部分顶面14b。开口34的宽度较佳大于或等于位于该相邻末端上的两第一栅极22外边缘22d的间距，并小于该相邻末端的间距。根据本发明一实施例，开口34会暴露出部分外边缘22d。接着，进行一蚀刻制作工艺e1，以掩模层32和第一栅极22作为蚀刻掩模，自开口34对暴露出来的绝缘结构14顶面14b进行蚀刻，直到在绝缘结构14中形成凹陷区域36。凹陷区域36的底面14c距离主动区12上表面12a一深度d3，深度d3大于深度d1和d2，较佳者，大于或等于绝缘沟槽14’深度d的三分之二。例如当绝缘沟槽14’深度d是1200埃时，深度d3较佳大于800埃。在一些实施例中，深度d3可等于深度d，也就是说蚀刻制作工艺e1会蚀刻穿绝缘结构14的绝缘材料，暴露出绝缘沟槽14’的底面。

请参考图5。接着移除掩模层32，显露出主动区12、第一栅极22、第二栅极24、绝缘结构14的顶面14b和凹陷区域36的底面14c。绝缘结构14的顶面14b被第一栅极22和第二栅极24遮盖住，并不会显露出来。凹陷区域36位于相邻主动区12的相邻末端之间，与主动区12沿着第一方向x交替排列。从绝缘结构14本身来说，其中的凹陷区域36周围是被第一顶面14a(被第一栅极22覆盖住的区域)和第二顶面14b完全包围。可通过蚀刻制作工艺e1在第一栅极22和绝缘结构14之间的蚀刻选择性，使凹陷区域36可以是自对准于第一栅极22的外边缘22d。较佳者，参考图5下部的剖视图，凹陷区域36的侧壁会与第一栅极22外边缘22d的侧壁会垂直对齐。

请参考图6。接着，在基底10上全面性地沉积一层间介电层43，完全覆盖绝缘结构14、主动区12、第一栅极22和第二栅极24，并且填满凹陷区域36。然后，进行平坦化制作工艺，例如化学机械研磨制作工艺或回蚀刻制作工艺，移除部分层间介电层43至得到一平坦表面。根据本发明一实施例，层间介电层43包含一接触蚀刻停止层41以及一介电材料层42。接触蚀刻停止层41的材料可包含氧化硅、硅玻璃、氮化硅，氮碳化硅、氮氧化硅等，但不限于此。介电材料层42的材料可包含氧化硅、硅玻璃、氮化硅，氮碳化硅、氮氧化硅，但不限于此。本发明特征之一在于，介电材料层42是由包含应力s1的材料构成。根据本发明一实施例，介电材料层42可以是利用可流动式化学气相沉积(fcvd)制作工艺形成的氧化硅，其在回火(anneal)固化后可产生应力。可根据需求来选择应力s1的种类，例如当通道区300为n型通道区时，应力s1较佳为一种伸张(tensile)应力。当通道区300为p型通道区时，应力s1较佳为一种压缩(compressive)应力。接触蚀刻停止层41较佳选用与介电材料层42不同的材料，可在后续形成接触插塞的蚀刻步骤中作为蚀刻停止层。根据本发明一实施例，接触蚀刻停止层41也包含应力s2。可根据需要选择应力s1和应力s2的种类，两者可以是相同或不同。值得注意的是，当通道区300为n型通道区时，应力s1与应力s2的加总较佳为一种伸张(tensile)应力。当通道区300为p型通道区时，应力s1与应力s2的加总较佳为一种压缩(compressive)应力。层间介电层43是直接覆盖在绝缘结构14的第二顶面14b和凹陷区域的底面14c上，与第二顶面14b和凹陷区域的底面14c直接接触。根据本发明一实施例，互补式金属氧化物半导体元件100是包含多晶硅栅极，因此平坦化后的层间介电层43仍然会保有一预定厚度覆盖住第一栅极22和第二栅极24的顶部，如图6所示。后续再进行其余制作工艺，例如形成电连接用的接触插塞(图未示)和金属绕线结构(图未示)，完成本发明的互补式金属氧化物半导体元件100。如图6所示，包含应力的层间介电层43完全覆盖住主动区12以及绝缘结构14，通过形成凹陷区域36使层间介电层43填入至相邻主动区12的相邻末端之间一较深的深度，因此可较有效地对对互补式金属氧化物半导体元件100的通道区300提供应力，特别是在通道区300长度方向(即电流方向)上提供应力。

请参考图7。本发明的互补式金属氧化物半导体元件100也可以是金属栅极，例如以替换金属栅极(replacementmetalgate)制作工艺形成的金属栅极220和240。形成金属栅极220和240的步骤例如是，图6所示的平坦化制作工艺进一步移除层间介电层43至暴露出第一栅极22和第二栅极24顶部，接着再移除暴露出来的栅极部22a、24a，形成栅极沟槽，然后在栅极沟槽内形成高介电常数介电层22e、24e并填入金属栅极22f、24f，再形成盖层22g和24g完全填满栅极沟槽。如图7所示，层间介电层43覆盖住绝缘结构14的顶面14b和凹陷区域的底面14c、通过凹陷区域36填入至一较深深度。层间介电层43也会覆盖在主动区12、特别是源/漏区26的正上方，因此同样可有效地对对互补式金属氧化物半导体元件100的通道区300提供应力。

请参考图8，为本发明另一实施例的顶视图。与前文所述实施例不同处在于，主动区12可以是由多个互相平行的子主动区120构成，子主动区120之间是由绝缘结构14区隔开。第一栅极22沿着第二方向延伸覆盖住各子主动区120的末端，第二栅极24沿着第二方向延伸跨越过各子主动区120。，凹陷区域36可形成在相邻主动区12的相邻末端之间，并延伸涵盖各子主动区120的末端，以对各子主动区120的通道区提供应力。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。