本申请享有以日本专利申请2017-50087号(申请日：2017年3月15日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
实施方式涉及一种半导体存储装置。
背景技术：
在之前，半导体存储装置已经通过使电路微细化实现了大容量化。不过，微细化技术达到了极限，为了实现更大容量化，提出一种积层型半导体存储装置。积层型半导体存储装置，是在衬底上设置沿着水平方向延伸的多根配线、和沿着垂直方向延伸的多根半导体部件，并在配线和半导体部件之间设置电荷积聚部件。由此，在每个交叉部分形成存储单元晶体管。这种半导体存储装置中的课题是确保可靠性。
技术实现要素：
实施方式提供一种可靠性高的半导体存储装置。
实施方式的半导体存储装置具备：半导体部件，沿着第1方向延伸；第1配线，沿着和所述第1方向交叉的第2方向延伸；及第1电极，配置在所述半导体部件和所述第1配线之间。所述第1电极的和所述半导体部件相向的角部的曲率半径，比所述第1电极的和所述第1配线相向的角部的曲率半径大。
附图说明
图1是表示实施方式的半导体存储装置的剖视图。
图2是表示实施方式的半导体存储装置的剖视图。
图3(a)及(b)是表示实施方式的半导体存储装置的剖视图。
图4是表示实施方式的半导体存储装置的一个存储单元的剖视图。
图5(a)、图5(b)、图6(a)、图6(b)、图7(a)、图7(b)、图8(a)、图8(b)、图9(a)、图9(b)、图10(a)、图10(b)、图11(a)、图11(b)、图12(a)、图12(b)是表示实施方式的半导体存储装置的制造方法的剖视图。
图13是表示比较例的半导体存储装置的一个存储单元的剖视图。
具体实施方式
以下，说明本发明的实施方式。
图1是表示本实施方式的半导体存储装置的剖视图。
图2是表示本实施方式的半导体存储装置的剖视图，表示和图1正交的截面。
图3(a)及(b)是表示实施方式的半导体存储装置的剖视图，(a)是图1的放大图，(b)是图2的放大图。
图4是表示本实施方式的半导体存储装置的一个存储单元的剖视图，且是图3(b)的放大图。
另外，各图为示意图，描绘时适当进行了夸张和省略。例如，各构成要素比实际数量少且放大描绘。此外，各图之间构成要素的尺寸比并不一定一致。
本实施方式的半导体存储装置为积层型的nand闪速存储器。
如图1及图2所示，本实施方式的半导体存储装置1(以下也仅称为“装置1”)中，设置着硅衬底10。硅衬底10例如由硅的单晶形成。另外，也可以用多晶硅膜来代替硅衬底10。
以下，在本说明书中，为了便于说明，采用xyz正交座标系。将和硅衬底10的上表面10a平行且相互正交的2方向设为“x方向”及“y方向”，将和硅衬底10的上表面10a垂直的方向设为“z方向”。此外，将z方向的一个方向也称为“上”，将其反方向也称为“下”，这是为了方便说明而表现的，和重力的方向并无关系。
在硅衬底10上，设置着多个积层体12和多个绝缘板13，且沿着y方向交替地排列。积层体12的长度方向为x方向。绝缘板13例如由硅氧化物形成，其形状为沿着xz平面扩开的板状。
在积层体12，设置着两个字线积层体15。两个字线积层体15在y方向相互隔开。在两个字线积层体15之间，设置着一个支柱积层体16。
在各字线积层体15，沿着z方向交替积层着氧化硅膜18和字线19。字线19例如由钨(w)等导电性材料形成。本说明书中，“氧化硅膜”是指以硅氧化物(sio)为主成分的膜，包含硅(si)及氧(o)。关于其他构成要素也是一样的，当构成要素的名称包含材料名时，其构成要素的主成分就是此材料。此外，一般来说硅氧化物是绝缘材料，所以，只要未特别说明，那么氧化硅膜是绝缘膜。关于其他部件也是一样的，原则上此部件的特性反映主成分的特性。
在z方向相邻的氧化硅膜18之间，字线19和支柱积层体16之间，设置着浮闸电极20。浮闸电极20例如由多晶硅等导电性材料形成。浮闸电极20的形状大体上为半圆板状或半圆环状。在浮闸电极20的上表面上、下表面上及和字线19相向的侧面上，设置着氮化硅膜21。在氮化硅膜21和字线19之间，设置着氧化硅膜22。用氮化硅膜21及氧化硅膜22形成阻挡绝缘膜23。阻挡绝缘膜23是即便在装置1的驱动电压范围内被施加电压，实质上也不会通电的膜。
在支柱积层体16中，沿着x方向交替排列着硅支柱24和绝缘部件25。硅支柱24是半导体部件，配置于在y方向相邻的浮闸电极20之间。硅支柱24的形状为沿着z方向延伸的筒状，其xy截面的形状大体上为四边形、角部圆化的四边形、圆形、或以y方向为长径方向的椭圆形。硅支柱24的下端也可以闭塞。硅支柱24的下端连接于硅衬底10。硅衬底10作为源极线发挥功能。
在硅支柱24内，设置着例如由硅氧化物形成的芯部件27。在硅支柱24的侧面上，形成着穿隧绝缘膜28。穿隧绝缘膜28通常为绝缘性，此膜在装置1的驱动电压范围内若被施加某个特定电压就会流通穿隧电流，例如由硅氧化物形成。
在y方向相邻且夹着一根硅支柱24的一对浮闸电极20之间，并未配置字线19。另一方面，在x方向相邻的浮闸电极20之间，配置着字线19的一部分。此外，在z方向相邻的浮闸电极膜20之间，配置着氧化硅膜18。在x方向相邻的硅支柱24之间，配置着穿隧绝缘膜28及绝缘部件25，并未配置浮闸电极20及字线19。
在硅支柱24上，设置着插塞29，在插塞29上设置着沿着y方向延伸的位线30。硅支柱24的上端经由插塞29连接于位线30。并且，在硅支柱24和字线19的每个交叉部分，经由穿隧绝缘膜28、浮闸电极20、阻挡绝缘膜23而构成存储单元晶体管mc。由此，在硅衬底10和位线30之间，直接连接多个存储单元晶体管mc，形成nand串。存储单元晶体管mc的阈值根据浮闸电极20中积聚的电荷量而变化，由此存储数据。
如图3(a)及(b)以及图4所示，硅支柱24和浮闸电极20的距离d1，比硅支柱24和氮化硅膜21的距离d2短。即，d1＜d2。
在图4所示的yz截面中，浮闸电极20的面朝硅支柱24的侧面20c例如整体弯曲成凸状。因此，浮闸电极20的最靠近硅支柱24的部分是侧面20c的z方向中央部。另外，侧面20c的中央部也可以是平坦的。
此外，浮闸电极20的和硅支柱24相向的角部20a平缓地圆化，角部20a的曲率半径r1，比浮闸电极20的和字线19相向的角部20b的曲率半径r2大。即，r1＞r2。
而且，当在浮闸电极20表面移动的虚拟点p，以最短路径,即,从浮闸电极20的和硅支柱24相向的侧面20c的中央部，通过角部20a后移动到浮闸电极20的上表面20d的中央部时，点p的移动方向单调地从朝上的方向v1，变化到x方向中从角部20a朝角部20b的方向v2。即，点p的移动方向非可逆地从方向v1变化到方向v2，中途不会返回。
此外，浮闸电极20配置在由浮闸电极20的和硅支柱24相向的侧面20c的中央部的接面、即包含方向v1的平面、浮闸电极20的上表面20d的中央部的接面、即包含方向v2的平面、以及浮闸电极20的下表面的中央部的接面包围的空间的内侧，不会伸出到该空间的外侧。浮闸电极20的表面随着从侧面20c的中央部朝向上表面20d的中央部，逐渐远离硅支柱24地倾斜。
接下来，说明本实施方式的半导体存储装置的动作。
如图2所示，向存储单元晶体管mc写入数据时，经由选择的位线30及插塞29，对硅支柱24施加例如接地电位，对选择的字线19施加正的写入电位，由此电子从硅支柱24经由穿隧绝缘膜28而注入浮闸电极20。由此，选择的存储单元晶体管mc的阈值发生变化，数据被写入。
读出已写入存储单元晶体管mc的数据时，对非选择的字线19施加使存储单元晶体管mc变成导通状态的导通电位，对选择的字线19施加读出电位，并测定流过硅支柱24的电流，由此判定选择的存储单元晶体管mc的阈值。
当删除已写入存储单元晶体管mc的数据时，经由选择的位线30对硅支柱24施加正的删除电位，对选择的字线19施加例如接地电位，由此使浮闸电极20中积聚的电子经由穿隧绝缘膜28排出到硅支柱24。由此，选择的存储单元晶体管mc的阈值返回到原来的值。像这样，在写入动作及删除动作时，穿隧绝缘膜28流通穿隧电流。
接下来，说明本实施方式的半导体存储装置的制造方法。
图5(a)及(b)～图12(a)及(b)是表示本实施方式的半导体存储装置的制造方法的剖视图。
图5(a)及(b)表示相同中间构造体的互不相同的截面。图6(a)及(b)～图12(a)及(b)也是一样的。
首先，如图5(a)及(b)所示，在硅衬底10(参照图2)上，交替积层氧化硅膜18及氮化硅膜42，形成积层体43。
接着，如图6(a)及(b)所示，在积层体43形成多根沿着x方向延伸的存储器沟槽45。存储器沟槽45沿着y方向周期性排列。另外，在图6(a)及(b)中，仅图示了一根存储器沟槽45。存储器沟槽45在z方向贯穿积层体43。接着，通过堆积硅氧化物，在存储器沟槽45内形成绝缘部件25。
然后，如图7(a)及(b)所示，在绝缘部件25形成存储器孔47。此时，在各绝缘部件25中，多个存储器孔47沿着x方向周期性排列。存储器孔47在x方向断开绝缘部件25，氧化硅膜18及氮化硅膜42在存储器孔47的侧面露出。此外，在存储器孔47的底面，硅衬底10(参照图2)露出。另外，存储器孔47也可以形成为延伸到积层体43的夹着绝缘部件25的部分。
之后，如图8(a)及(b)所示，经由存储器孔47对氮化硅物实施各向同性蚀刻，由此在氮化硅膜42形成凹槽。所述各向同性蚀刻，例如使用热磷酸实施湿式蚀刻。结果，在z方向相邻的氧化硅膜18之间的一部分，形成连通存储器孔47的空间48。
接下来，如图9(a)及(b)所示，在氧化气氛中实施热处理，由此使氮化硅膜42的露出部分氧化。由此，在空间48的里面形成氧化硅膜22。另外，氧化硅膜22也可以利用堆积法形成。然后，通过堆积氮化硅物，在存储器孔47及空间48的内面上形成氮化硅膜21。利用氧化硅膜22及氮化硅膜21形成阻挡绝缘膜23。另外，阻挡绝缘膜23可以是积层了氧化硅膜、氮化硅膜及氧化硅膜的3层膜，还可以包含由铪硅氧化物(hfsio)形成的膜。
接着，通过堆积硅，在氮化硅膜21的表面上形成导电性的多晶硅膜50。调整多晶硅膜50的堆积量，将空间48内填满，但不将存储器孔47内填满。
然后，如图10(a)及(b)所示，对硅实施各向同性蚀刻，由此在多晶硅膜50形成凹槽。所述各向同性蚀刻例如使用cde(chemicaldryetching)或tmy(胆碱水溶液)实施湿式蚀刻。由此，多晶硅膜50从绝缘部件25的侧面上被除去，由此隔着存储器孔47在y方向两侧被断开，且从氧化硅膜18的侧面上被除去，由此在z方向也断开。结果，多晶硅膜50被空间48内配置的多个浮闸电极20断开。
此时，氮化硅膜21基本上未被蚀刻，因此从存储器孔47露出的浮闸电极20的侧面20c，后退得比氮化硅膜21的表面21a多。此外，浮闸电极20的和氮化硅膜21相接的部分的蚀刻进度比远离氮化硅膜21的部分慢。结果，侧面20c的形状变成离氮化硅膜21越远后退的越多的凹状，在和氮化硅膜21接触的部分，形成锐角的角部20e。
接下来，如图11(a)及(b)所示，经由存储器孔47对氮化硅物实施各向同性蚀刻，由此在氮化硅膜21的露出部分形成凹槽。由此，氮化硅膜21的表面21a后退得比浮闸电极20的侧面20c多，浮闸电极20的锐角的角部20e的表面之中，朝向z方向的面及朝向x方向的面露出。结果，角部20e在存储器孔47内突出。
接着，如图12(a)及(b)所示，再次对硅实施各向同性蚀刻。该蚀刻也是有例如cde或tmy进行湿式蚀刻。由此，选择性蚀刻浮闸电极20的锐角的角部20e，变成平缓圆化的角部20a。
接下来，如图3(a)及(b)所示，通过堆积硅氧化物，在存储器孔47的内面上形成穿隧绝缘膜28。穿隧绝缘膜28覆盖氮化硅膜21及浮闸电极20。然后，从存储器孔47的底面上除去穿隧绝缘膜28及氧化硅膜22，露出硅衬底10(参照图2)。接着，通过堆积硅，在穿隧绝缘膜28的侧面上形成硅支柱24。硅支柱24的形状为下端闭塞的筒状，下端连接硅衬底10。然后，通过堆积硅氧化物，在存储器孔47内形成芯部件27。
接下来，如图1及图2所示，在积层体43的存储器沟槽45之间，形成沿着x方向延伸的狭缝51。积层体43被狭缝51断开成多个积层体12。然后，例如使用热磷酸实施湿式蚀刻，由此经由狭缝51除去氮化硅膜42(参照图12(a)及(b))。由此，在z方向相邻的氧化硅膜18之间，形成空间52。所述湿式蚀刻中，氧化硅膜22变成终止层，在空间52的里面，氧化硅膜22露出。
接下来，例如通过堆积钨，之后从狭缝51内除去钨，在空间52内形成字线19。像这样，氮化硅膜42被置换成字线19。另外，也可以在堆积钨之前，堆积硅氧化物(sio2)、铝氧化物(al2o3)、铪氧化物(hfo)或锆氧化物(zro)等绝缘材料，作为阻挡绝缘膜23的一部分。接着，通过堆积硅氧化物，在狭缝51内形成绝缘板13。然后，在硅支柱24上形成插塞29，并在插塞29上形成沿着y方向延伸的位线30。像这样，制造本实施方式的半导体存储装置1。
接下来，说明本实施方式的效果。
如图1及图2所示，在本实施方式的半导体存储装置1中，设置了导电性的浮闸电极20，作为存储单元晶体管mc的电荷积聚部。因此，各存储单元晶体管中的电子积聚量多，阈值变化量大。结果，存储单元晶体管mc的动作范围大。
此外，在本实施方式中，在图10(a)及(b)所示的步骤中，每个存储单元晶体管mc均断开浮闸电极20。因此，电子难以在浮闸电极20间移动，各浮闸电极20可稳定地积聚电子。结果，存储单元晶体管mc的数据保持特性良好。
而且，在本实施方式中，在图11(a)及(b)所示的步骤中，在氮化硅膜21形成凹槽，露出浮闸电极20的角部20e，之后在图12(a)及(b)所示的步骤中，对浮闸电极20实施各向同性蚀刻。由此，浮闸电极20的和硅支柱24相向的角部20a圆化。结果，当对字线19和硅支柱24之间施加电压时，抑制电场集中到角部20a的情况，从而能抑制穿隧绝缘膜28的损伤。特别是，在删除动作中，将浮闸电极20积聚的电子引入硅支柱24时，能抑制电子电流集中到穿隧绝缘膜28的覆盖角部20a的部分的情况。因此，即便对存储单元晶体管mc反复进行写入动作及删除动作，穿隧绝缘膜28也很少劣化。由此，本实施方式的半导体存储装置1的可靠性高。
(比较例)
接下来，说明比较例。
图13是表示本比较例的半导体存储装置的一个存储单元的剖视图。
在本比较例中，实施图5(a)及(b)～图11(a)及(b)所示的步骤之后，不实施图12(a)及(b)所示的步骤地，形成穿隧绝缘膜28及硅支柱24等。
因此，如图13所示，在本比较例的半导体存储装置101中，浮闸电极20残留锐角的角部20e。结果，特别是删除动作时，电场有可能集中到角部20e，损伤穿隧绝缘膜28的覆盖角部20e的部分，导致耐压下降。
根据以上说明的实施方式，能实现可靠性高的半导体存储装置。
以上，对本发明的若干实施方式进行了说明，但这些实施方式是作为示例而提示的，并不意图限定发明的范围。这些新颖的实施方式能以其他各种形态实施，且在不脱离发明主旨的范围内，能进行各种省略、置换、变更。这些实施方式或其变化包含在发明范围及主旨，且包含在权利要求书记载的发明及其等价物的范围内。
[符号的说明]
1半导体存储装置
10硅衬底
10a上表面
12积层体
13绝缘板
15字线积层体
16支柱积层体
18氧化硅膜
19字线
20浮闸电极
20a、20b角部
20c侧面
20d上表面
20e角部
21氮化硅膜
21a表面
22氧化硅膜
23阻挡绝缘膜
24硅支柱
25绝缘部件
27芯部件
28穿隧绝缘膜
29插塞
30位线
42氮化硅膜
43积层体
45存储器沟槽
47存储器孔
48空间
50多晶硅膜
51狭缝
52空间
101半导体存储装置
d1、d2距离
mc存储单元晶体管
p点
v1、v2方向
r1、r2曲率半径