一种芯片封装结构及封装方法与流程

本发明涉及芯片封装技术领域，具体涉及一种芯片封装结构及封装方法。

背景技术：

qfn(quadflatno-leadpackage，方形扁平无引脚封装)，是表面贴装型封装之一，由于其具有良好的电和热性能、体积小且重量轻，因此，得到了越来越广泛的应用。一般地，qfn封装结构呈正方形或矩形，封装底部中央位置有一个用来导热的大面积裸露的焊盘，围绕大焊盘的封装外围有实现电气连结的导电焊盘。

现有技术公开了一种qfn封装结构，包括导线架结构，一半导体芯片以及一封装单元，导线架结构包括一基座，多个端点以及一第一金属层，该基座具有一中心区域用以承载一半导体芯片，以及一外围区域围绕该中心区域；该多个端点环绕该基座设置；该第一金属层具有一第一部分，形成于该基座的外围区域上，以及一第二部分，形成于该多个端点上，半导体芯片是通过一贴附层接合于基座的中心区域，且经由导线电连接于金属层的第一部分及金属层的第二部分；封装单元是由封装材料形成，用以封装半导体芯片，封装单元的下表面是对齐于导线架结构的背面。

上述qfn封装结构存在以下缺陷：1、在封装之前需要形成导线架结构，导线架结构的制备成本较高，并且工序较为复杂；2、导线架结构位于芯片的底部，整体封装厚度较大，且不利于芯片底部的散热；3、在进行芯片封装时，需要将每个芯片的每个接触电极分别与导线架框架相连，耗费了大量的人力和时间成本；4、在贴片或打线制程中很容易导致导线架框架发生变形等问题，影响整体封装芯片的良率。

技术实现要素：

为此，本发明所要解决的技术问题是：现有的qfn封装结构成本较高且封装厚度较大。

为解决上述技术问题，本发明采用的技术方案如下：

本发明提供了一种芯片封装方法，包括以下步骤：

提供一载板；

将若干芯片正装至所述载板上；

通过键合线将相邻的所述芯片电相连；

采用塑封工艺将所述芯片和所述键合线封装成型形成塑封体，并使所述键合线至少部分露出；

在所述塑封体表面所述键合线露出的区域形成导电层。

可选地，所述在塑封体表面所述键合线露出的区域电镀导电材料的步骤之后，还包括以下步骤：

将所述载板和所述塑封体分离；

对所述塑封体进行切割，形成单个封装芯片。

可选地，所述将若干芯片正装至所述载板上的步骤之前，还包括以下步骤：

在所述载板上形成第一粘合剂层；和/或

在芯片的底部形成第二粘合剂层。

可选地，所述通过键合线将相邻的芯片相连的步骤，具体包括以下步骤：

在所述芯片的上表面外沿形成若干导电垫片，相邻芯片的导电垫片一一对应；

通过键合线将相邻芯片相对应的导电垫片连接。

可选地，所述采用塑封工艺将所述芯片和所述键合线封装成型形成塑封体，并使所述键合线至少部分露出的步骤，具体包括以下步骤：

使用粉末树脂或者液体树脂将所述芯片和所述键合线压塑成型形成塑封体；

采用抛光工艺对所述塑封体进行减薄处理，以使所述键合线至少部分露出。

可选地，所述在塑封体表面所述键合线露出的区域形成导电层的步骤，具体包括以下步骤：

在所述塑封体表面形成牺牲层；

采用光刻工艺刻蚀覆盖所述键合线露出区域的牺牲层区域；

在所述键合线露出区域形成导电层。

本发明还提供了一种芯片封装结构，包括：

载板，用于放置若干芯片；

连接件，用于连接相邻的所述芯片；

塑封体，包裹所述芯片和所述连接件，并使所述连接件的顶部露出；

导电层，覆盖所述连接件顶部露出区域。

可选地，所述连接件为键合线。

可选地，所述载板上设置有第一粘合剂层。

可选地，所述芯片的底部设置第二粘合剂层。

本发明的上述技术方案相对于现有技术具有以下优点：

本发明提供的芯片封装方法，首先将若干芯片正装至预先准备好的载板上，然后通过键合线将相邻的芯片电性连接，并采用塑封工艺将芯片以及键合线封装形成塑封体。同时使得键合线至少部分露出，最后在塑封体表面键合线露出的区域形成导电层。

该芯片封装方法不同于传统的通过导线将芯片与导线架上的金属层电连接的封装方法，直接通过键合线将相邻的芯片电性连接，再在露出塑封体的键合线上方形成导电层，利用导电层将芯片的接触电极引出来，形成芯片引脚。一方面，不需要预先制备金属材质的导线架，节约了成本和导线架的制备工序。而且省去了将导线架安装于芯片下方的工序，有效简化了封装工序，降低了封装难度，提高了封装效率。另一方面，避免了传统封装过程中的贴片、打线等制程导致导线架变形等问题，产品的良率得到显著的提高。另外，去除了导线架机构减小了整个封装结构的厚度，并且当后续去除载板时，芯片背面呈裸露状态，散热性能更佳。并且，该种芯片封装方法采用板级封装，载板的尺寸较大，在一次封装过程中可以同时完成较大数量的芯片封装，提高了封装效率。

本发明提供的芯片封装方法，当在塑封体表面所述键合线露出的区域形成导电层的步骤之后，将载板和塑封体分离，同时切割塑封体，形成单个封装芯片。切割工艺时一般是从导电层的中间切割，由于键合线同时连接了相邻两个芯片，因此，一次切割能够同时形成相邻的两个芯片相对一面的两面引脚，这相对于传统的对每个芯片的接触电极都需要一一键合到引线架上形成封装引脚的方式，芯片的封装效率得到极大的提高。

本发明提供的芯片封装方法，在将芯片正装至载板上之前，还包括在载板上形成第一粘合剂层，和/或在芯片的底部形成第二粘合剂层的步骤，第一粘合剂层和/或第二粘合剂层的形成，有利于芯片与载板的固定连接，防止芯片在后续封装工艺中位置发生偏移或掉落，保证封装良率。

本发明提供的芯片封装方法，首先在芯片的上表面外沿形成若干导电垫片，并使得相邻芯片的导电垫片一一对应，再通过键合线将相邻芯片相对应的导电垫片连接。导电垫片的设置有利于键合线与芯片接触电极的紧固连接。并且，由于相邻芯片的导电垫片一一对应，进行打线键合时，键合线不会发生错乱的现象，后续形成导电层时，导电层与芯片上的导电垫片即接触电极也会一一对应，保证了芯片的使用性能。

本发明提供的芯片封装方法，形成导电层的步骤具体包括在塑封体表面形成牺牲层，通过光刻工艺刻蚀掉覆盖键合线露出区域的牺牲层区域，再在键合线露出区域形成导电层。由此，不需要在塑封体的整个表面形成导电层，而仅仅在键合线露出区域形成导电层，最大程度节省了导电材料的用量。

本发明提供的芯片封装结构，包括载板，载板上设置有若干芯片，相邻的芯片之间通过连接件电连接，芯片和连接件由塑封体包裹，并露出连接件的顶部，连接件露出的顶部由导电层覆盖。该芯片封装结构不同于传统的带有导线架结构的封装结构，直接通过连接件将相邻芯片电性连接在一起，再通过与连接件连接的导电层将芯片接触电极引出。一方面，省去了金属材质的导线架，节约了成本；另一方面，减小了整个封装结构的厚度，并且当去除载板后，芯片背面呈裸露状态，散热性能更佳。此外，一个连接件同时连接相邻的两个芯片，且露出的连接件部分还连接导电层，因此当芯片切割完成后，能够同时形成相邻两个芯片相对面的两个引脚，由此，有效缩短了传统的接线时间，极大提高了芯片封装效率。

本发明提供的芯片封装结构，载板上的第一粘合剂层和/或芯片底部的第二粘合剂层的设置，有利于芯片与载板的固定连接，防止芯片在后续封装工艺中位置发生偏移或掉落，保证封装良率。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1～12为本发明提供的芯片封装工艺的示意图；

图13为本发明提供的芯片封装结构的一种结构示意图；

附图标记说明：

1-载板；2-第一粘合剂层；3-第二粘合剂层；4-芯片；5-连接件；6-导电垫片；7-塑封体；8-牺牲层；9-导电层；10-不锈钢层。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

实施例1

本实施例提供了一种芯片封装方法，如图1-12所示，包括以下步骤：

步骤s1、提供一载板1，载板1选自但不限于玻璃材质或者不锈钢材质。

步骤s2、在载板1上形成第一粘合剂层2，具体地，通过旋涂的方式在载板1上旋涂光敏性的临时结合胶，例如uv胶等。基于不锈钢材质载板1时，也可以在载板1上设置热剥离膜用作第一粘合剂层2；在若干待封装芯片4的底部形成第二粘合剂层3。作为本发明的一个实施例，本实施例中，具体地，在待封装芯片4的底部设置daf胶膜。

第一粘合剂层2和第二粘合剂层3的形成，有利于后续芯片4与载板1的固定连接，防止芯片4在后续封装工艺中位置发生偏移或掉落，保证封装良率。

需要说明的是，上述形成第一粘合剂层2和第二粘合剂层3的步骤可以二者选其一，也可以都进行，只要能够满足芯片4与载板1之间的固定连接即可。

步骤s3、将若干芯片4按矩阵排布正装至载板1上，且芯片与芯片之间留有一定的间隙。

步骤s4、采用打线键合的方式通过键合线将相邻的芯片4电连接。

作为本实施例的一种实施方式，步骤s4具体包括以下步骤：

步骤s41、在芯片4的上表面外沿形成若干导电垫片6，相邻芯片4的导电垫片6一一对应，并且各个对应的导电垫片6的最短连线互相平行，且垂直于芯片4；具体地，在芯片4上表面的接触电极上形成若干导电垫片6，导电垫片6可以是焊盘，也可以是金属垫片或者导电橡胶垫片等；

步骤s42、通过键合线将相邻芯片4相对应的导电垫片6连接，且键合线呈拱形向外凸起。

导电垫片6的设置有利于键合线与芯片4接触电极的紧固连接，并且，由于相邻芯片4的导电垫片6一一对应，因此，进行打线键合时，键合线不会发生错乱的现象，后续形成导电层9时，导电层9与芯片4上的导电垫片6即接触电极也会一一对应，保证了芯片4的使用性能。

步骤s5、采用塑封工艺将芯片4和键合线封装成型形成塑封体7，并使键合线至少部分露出。

作为本实施例的一种实施方式，步骤s5具体包括以下步骤：

步骤s51、使用粉末树脂或者液体树脂采用板级塑封工艺将芯片4和键合线压塑成型形成塑封体7，塑封体7的表层高度可以适当低于拱形键合线的顶部高度；

步骤s52、采用抛光工艺对塑封体7进行减薄处理，以使键合线至少部分露出，露出区域的大小可根据实际情况而定。

步骤s6、在塑封体7表面键合线露出的区域形成导电层9。

作为本实施例的一种实施方式，步骤s6具体包括以下步骤：

步骤s61、在塑封体7表面形成牺牲层8，具体地，采用cvd或者pvd工艺在塑封体7表面形成薄薄的一层钛铜，由于塑封体7表面与后续形成的导电层9不易结合，因此，在形成导电层9之前在塑封体7表面形成一层钛铜，有利于导电层9固定于塑封体7表面；

步骤s62、采用光刻工艺刻蚀覆盖键合线露出区域的牺牲层8区域；

步骤s63、在键合线露出区域形成导电层9，具体地，采用电镀工艺在键合线露出区域形成具有一定厚度的铜；需要说明的是，实际工艺中，导电层9不仅仅覆盖键合线露出区域，还覆盖了部分周边的牺牲层8表面；

步骤s64、采用光刻工艺刻蚀不被导电层9覆盖的塑封体7表面剩余的牺牲层8。

由此，不需要在塑封体7的整个表面形成导电层9，而仅仅在键合线露出区域形成导电层9，最大程度节省了导电材料的用量。并且，上述光刻工艺和电镀工艺难度较低。

作为本实施例的可替换实施方式，如图13所示，步骤s6具体包括以下步骤：

采用cvd或者pvd工艺直接在键合线露出区域依次形成不锈钢层10和导电层9，该方法较为简单，省去了电镀和光刻工艺，成本大大降低。

步骤s7、将载板1和塑封体7分离，具体地，基于涂覆有uv胶的载板1，采用uv光照射，使得载板1与塑封体7分离，基于其他具有光敏性的临时结合胶，则采用其他光照射，同样属于本发明的保护范围。

步骤s8、对塑封体7进行切割，形成单个封装芯片4。切割工艺时一般是从导电层9的中间切割，由于键合线同时连接了相邻两个芯片4，因此，一次切割能够同时形成相邻的两个芯片4相对一面的两面引脚，这相对于传统的对每个芯片4的接触电极都需要一一键合到引线架上形成封装引脚的方式，芯片4的封装效率得到极大的提高。

本发明实施例提供的芯片封装方法不同于传统的通过导线将芯片与导线架上的金属层电连接的封装方法，不采用导线架结构，而是直接通过键合线将相邻的芯片4电性连接，再在露出塑封体7的键合线上方形成导电层9，利用导电层9将芯片4的接触电极引出来，形成芯片4引脚。

一方面，不需要预先制备金属材质的导线架，节约了成本和导线架的制备工序，而且省去了将导线架安装于芯片下方的工序，有效简化了封装工序，降低了封装难度，提高了封装效率；

另一方面，避免了传统封装过程中的贴片、打线等制程导致导线架变形等问题，产品的良率得到显著的提高。

另外，去除了导线架机构减小了整个封装结构的厚度，并且当后续去除载板1时，芯片4背面呈裸露状态，散热性能更佳。

并且，该种芯片封装方法采用的是板级封装，载板1的尺寸可以达到较大，在一次封装过程中可以同时完成较大数量的芯片封装，提高了封装效率和产量。

实施例2

本实施例提供了一种芯片封装结构，如图9所示，包括载板1、连接件5、塑封体7以及导电层9。

载板1用于放置若干芯片4，载板1选自但不限于玻璃材质或者不锈钢材质，芯片4呈矩阵排列分布于载板1上；

连接件5用于连接相邻的芯片4，具体地，连接件5为键合线，可以为金线或银线，连接件5呈拱形向外凸起；

塑封体7用于包裹芯片4和连接件5，并使连接件5的顶部露出，露出的区域可以根据实际情况而定，其中，塑封体7的材质选用粉末树脂或者液体树脂；

导电层9用于覆盖连接件5顶部露出区域，同时也覆盖了部分周边的塑封体7表面。作为本发明的一个实施例，本实施例中导电层9为铜材质。

本发明实施例提供的芯片封装结构不同于传统的带有导线架结构的封装结构，直接通过连接件5将相邻芯片4电性连接在一起，再通过与连接件5连接的导电层9将芯片4接触电极引出。一方面，省去了金属材质的导线架，节约了成本；另一方面，减小了整个封装结构的厚度，并且当去除载板1后，芯片4背面呈裸露状态，散热性能更佳。此外，一个连接件5同时连接相邻的两个芯片4，且露出的连接件5部分还连接导电层9，因此当芯片4切割完成后，能够同时形成相邻两个芯片4相对面的两个引脚，由此，有效缩短了传统的接线时间，极大提高了芯片封装效率。

作为本实施例的一种实施方式，载板1上设置有第一粘合剂层2，芯片4的底部设置有第二粘合剂层3，其中第一粘合剂层2为光敏性的临时结合胶，例如uv胶，第二粘合剂层3为daf胶膜。

作为可替换实施方式，第一粘合剂层2和第二粘合剂层3也可以二者选其一。

载板1上的第一粘合剂层2和/或芯片4底部的第二粘合剂层3的设置，有利于加强芯片4与载板1的固定连接，防止芯片4在后续封装工艺中位置发生偏移或掉落，保证封装良率。

作为本实施例的一种实施方式，如图3所示，芯片4的接触电极上设置有导电垫片6，并且相邻芯片4的导电垫片6一一对应，并且各个对应的导电垫片6的最短连线互相平行，且垂直于芯片4，导电垫片6可以是焊盘，也可以是金属垫片或者硅胶垫片等。导电垫片6的设置有利于键合线与芯片4接触电极的紧固连接，并且，由于相邻芯片4的导电垫片6一一对应，因此，进行打线键合时，键合线不会发生错乱的现象，后续形成导电层9时，导电层9与芯片4上的导电垫片6即接触电极也会一一对应，保证了芯片4的使用性能。

作为本实施例的一种实施方式，导电层9与塑封体7表面接触区域之间还设置有牺牲层8，牺牲层8朝向远离导电层9的方向延伸，牺牲层8一般为一层厚度较小的铜。由于塑封体7表面与导电层9不易结合，因此导电层9与塑封体7之间牺牲层8的设置有利于将导电层9固定于塑封体7表面。

作为可替换实施方式，如图13所示，导电层9和键合线露出区域以及周边塑封体7表面之间设置有不锈钢层10，该结构更为简单。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。