本发明涉及半导体集成电路制造工艺领域,特别是指一种在存储器制造工艺中的方法。
背景技术:
随着存储器工艺的不断优化,光刻板的数量在很大程度上决定了产品的生产成本,严重影响产品在市场中的竞争力。
传统的存储器工艺的生产流程包括,在存储区多晶硅栅极及栅极上氧化层形成之后,淀积一层多晶硅,然后对存储区的多晶硅进行光刻及刻蚀,然后去除光刻胶,再对逻辑区进行光刻及刻蚀,去除光刻胶。
例如:95nmself-align(自对准)sonos平台下的某个产品,在进行存储单元栅极刻蚀时需要使用npc2光刻板进行存储单元栅极刻蚀。在衬底表面沉积
技术实现要素:
本发明所要解决的技术问题在于提供一种存储器工艺方法,可以减少光刻板的使用,降低产品生产成本。
为解决上述问题,本发明所述的存储器工艺方法,包含如下的步骤:
步骤一、在存储器的存储管多晶硅栅极及栅极上氧化硅形成之后,整体淀积一层多晶硅,覆盖存储器的存储区及逻辑区;
步骤二、再整体淀积一层氧化硅;
步骤三、去除存储区上部的氧化硅;
步骤四、进一步去除存储区上部的多晶硅;
步骤五,去除逻辑区氧化硅;
步骤六,涂覆光刻胶,对存储区及逻辑区进行光刻,打开存储区多晶硅栅极之间的窗口;
步骤七,窗口打开后,对多晶硅进行刻蚀;
步骤八,去除存储区及逻辑区的光刻胶。
所述步骤一中,淀积的多晶硅的厚度为
所述步骤二中,氧化硅淀积在多晶硅表面,淀积的厚度为
所述步骤三中,去除存储区上部的氧化硅后存储区硅表面的厚度为
所述步骤四中,去除存储区上部的部分多晶硅采用cmp或者干法刻蚀,存储区剩余多晶硅厚度保留在
所述步骤五中,去除逻辑区剩余的氧化硅采用cmp或者干法刻蚀,逻辑区多晶硅厚度保留在
本发明所述的存储器工艺方法,优化工艺步骤,省略了一套光刻版,使用一套光刻版在存储区域和逻辑区同时进行刻蚀;节省了工艺成本。
附图说明
图1~8是本发明方法步骤图。
图9是本发明工艺方法流程图。
附图标记说明
1是存储区栅极上的氧化硅,2是存储区栅极,3是存储介质,4是多晶硅,5是氮化硅侧墙,6是硅衬底,7是存储区,8是逻辑区,9是氧化硅,10是光刻胶。
具体实施方式
本发明所述的存储器工艺方法,包含如下的步骤:
步骤一,如图1所示,在存储器的存储管多晶硅栅极及栅极上氧化硅以及氮化硅侧墙形成之后,整体淀积一层多晶硅4,覆盖存储器的存储区7及逻辑区8。淀积的多晶硅6的厚度为
步骤二,如图2所示,在整个器件表面整体淀积一层氧化硅9;氧化硅9淀积在多晶硅4表面,淀积的厚度为
步骤三,去除存储区上部的氧化硅9;去除后存储区硅表面剩余材料的整体的厚度保留在
步骤四,如图4所示,进一步去除存储区上部的多晶硅9;去除存储区7上部的部分多晶硅采用cmp或者是干法刻蚀,存储区剩余多晶硅4厚度保留在
步骤五,如图5所示,去除逻辑区氧化硅9;工艺采用cmp或者是干法刻蚀,逻辑区多晶硅4厚度保留在
步骤六,如图6所示,涂覆光刻胶10,对存储区7及逻辑区8进行光刻,打开存储区多晶硅栅极之间的窗口。
步骤七,窗口打开后,对多晶硅4进行刻蚀;逻辑区栅极形成。如图7所示。
步骤八,如图8所示,去除存储区7及逻辑区8的光刻胶10。
本发明工艺针对传统工艺做了改进,原有工艺流程对存储区区域和逻辑区域的刻蚀需要分两步完成:利用npc2光刻板进行存储区栅极刻蚀,干法刻蚀存储区域内sonos管间栅极,为衬底和金属互连落孔预留位置;利用干法刻蚀形成逻辑区栅极。而本发明将两步合并为一步,并去除npc2光刻板。利用化学机械研磨、干法刻蚀、湿法刻蚀等工艺优化,同时形成存储区和逻辑区图形。节省了工艺成本。
以上仅为本发明的优选实施例,并不用于限定本发明。对于本领域的技术人员来说可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。