示例性实施例涉及hf组件的电绝缘方案，特别涉及具有改进的线性度和较低损耗的hf组件或hf电路。实施例还涉及半导体器件的电绝缘方案以及用于制造半导体器件的方法。
背景技术：
半导体元件的性能和操作特性尤其受到寄生效应的限制。寄生效应不仅会影响半导体元件，特别是射频元件的静态特性，还会影响它们的动态特性。例如，寄生效应可导致功率消耗的增加和/或半导体器件开关和高频特性较差，并且可以降低半导体器件中的信号完整性。因此，对于各种不同的应用而言，寄生效应的降低是值得期望的。
技术实现要素：
需要提供一种用于hf组件的方案，该hf组件能够实现改进的操作特性并且能够经济地实现。
本公开的权利要求的主题可以满足这种需要。
实施例涉及一种hf组件，具有块体半导体衬底，该块体半导体衬底具有至少一个集成的hf构件，其被集成在块体半导体衬底的第一主表面区域的块体半导体衬底中，其中，所述块体半导体衬底还包括第二主表面区域和侧面区域，hf组件还具有绝缘体结构，其包围块体半导体衬底的侧面区域，其中所述绝缘体结构还包括第一和第二相对主表面区域。hf组件还具有布线层堆叠，其具有至少一种嵌入在绝缘材料中、结构化的金属化层，其被布置在所述的块体半导体衬底和与其相邻的绝缘体结构的第一主表面区域上，以及hf组件还具有在绝缘体结构的第二主表面处的载体结构，其中该载体结构和绝缘体结构具有不同的材料。
实施例还涉及到一个hf组件具有第一，第二和第三，在堆叠中彼此重叠地布置的层结构，其中第一层结构包括具有集成在块体半导体衬底内的至少一个hf组件的块体半导体衬底和绝缘体结构，绝缘体结构分区域地包围块体半导体衬底，其中第二层结构包括具有嵌入在绝缘材料中的、结构化的至少一个金属化层的布线层堆叠，其被布置在块体半导体衬底和与其邻接的绝缘体结构处，其中所述第三层的结构是载体结构，其中所述载体结构和所述绝缘体结构具有不同的材料。
由于具有集成在块体半导体衬底内的hf部件的块体半导体衬底(在第二主表面区域和侧面区域处)嵌入绝缘体结构，并在具有(专门设计的)布线层堆叠的块体半导体衬底的第一主表面区中，能够获得这样的一种hf组件，其在射频电路部分具有非常高的线性度和非常低的损耗。特别地，可以通过在本申请中的hf组件的构造来防止或至少减少有源和无源组件自身之间的电容和电感相互作用和由于与半导体衬底之间的连接元件造成的电容和电感相互作用。
附图说明
以下仅示例性地并参照附图来描述设备和/或方法的一些实施例，在附图中：
图1是半导体组件的横截面的示意图，例如根据示例性实施例的hf组件；
图2是另一半导体组件的横截面的示意图，例如根据示例性实施例的另一hf组件；
图3示出了用于制造半导体组件，例如hf组件的方法的流程图；
图4a-4g示出了用于制造半导体组件，例如hf组件的方法的示意图；
图5是根据示例性实施例的示例性hf组件的示意性横截面图；
图6a是根据示例性实施例的示例性hf组件的示意性横截面图；以及
图6b是根据示例性实施例的示例性hf组件的示意性俯视图
具体实施方式
现在将参考附图更详细地描述各种实施例，其中示出了一些实施例。在图中，为了清楚起见，线，层和/或区域可以被放大。
示例性实施例适用于各种修改和替代形式，而其对应的示例性实施例在附图中以示例的方式示出，并且在此详细描述。然而，可以理解的是，它并不意在将实施例限制为公开的特定形式，而是相反，这些实施例旨在涵盖所有落入在本公开的范围内的修改方案，等同方案和替代方案。在附图的整个描述中，相同的附图标记表示相似或相似的元件。
应当理解，当元件被称为“连接”或“耦合”到另一元件时，其可以直接耦合或耦合到另一元件，或者可以存在中间元件。相反，如果元件被称为“直接”到另一个“连接”或“耦合”的元件，则不存在中间元件。用于描述元件之间关系的其他表达式应以类似的方式来呈现(例如，“之间”相对于“直接在...之间”，“相邻”相对于“直接相邻”等)。
还应当理解，当元件被称为布置在另一元件处，上，上方，旁边，下或下方时，该元件可以直接位于另一元件处，上，上方，旁边，下或下方，或者可以存在一个或多个中间元件。相反，如果一个元件在另一个元件处，上，上方，旁边，下或下方被称为“直接”，则不存在中间元件。还应当注意的是，所应用的术语“上方或垂直上方，邻近，下，下方，横向于和垂直于”涉及关于不同附图中分别示出的平面的不同元件相对于彼此的相对布置并被理解为对应于相应的附图。
此外，短语“至少一个”元件应被理解为意味着可以提供一个元件或多个元件。
这里使用的术语仅用于描述某些示例性实施例，并且不旨在限制示例性实施例。根据当地的用法，除非另有说明，否则单数形式“一”，“一个”和“该”，“所述”，“这个”也包含复数形式。还应理解，术语“包括”，“包括的”，“具有”和“具有的”说明在本方案中已经存在的特征，整数，步骤，操作，元件，组件和/或其组成部分，然而不排除还存在或添加一个或多个其它特征，整数，步骤，操作，元件，组件和/或其组成部分。
除非另有定义，属于的实施例的本文使用的所有术语(包括技术和科学术语)具有与通常由本领域的普通技术人员所理解的含义相同的含义。还应当理解，术语例如在常用词典中定义的定义应被解释为具有对应于其在相应技术的上下文中的含义。然而如果本公开中，术语被赋予与本领域普通技术人员通常所理解的含义不同的特定的含义，该含义被视作在特定上下文中的含义，在该特定的上下文中给出该定义。
在参照附图进一步详细说明本发明的示例性实施例之前，需要指明，具有相同功能或相同效果的相同的元件，对象，功能块和/或方法步骤在不同的实施例中被设置有相同的附图标记，从而在不同的实施例示出的说明中，其元件，对象，功能块和/或方法步骤(具有相同的附图标记)可以彼此互换或可以彼此应用。在下面的描述中，对由半导体材料构成的元件的描述意味着该元件包括半导体材料，也就是说，其至少部分地或完全地由半导体材料形成。
图1示出了根据示例性实施例的半导体器件100的横截面的示意图。半导体器件100包括半导体衬底102和绝缘结构120。绝缘结构120至少横向地包围半导体衬底102。半导体器件100进一步包括电绝缘的载体结构130。至少该绝缘结构120被永久地连接到所述电绝缘的载体结构130。绝缘结构120包括电绝缘材料。绝缘结构120的电绝缘材料从该半导体衬底102的边缘横向延伸到电绝缘的载体结构130的边缘。半导体器件100进一步包括至少一个布线结构142。布线结构142被布置在半导体器件的布线层堆叠140中并且延伸到半导体衬底102。布线结构142的一部分在绝缘结构120上方垂直地布置。
通过实现至少横向地包围半导体器件的半导体衬底的绝缘结构，可以减少和/或避免作用在半导体器件上的寄生效应，从而可以在操作特性方面改进半导体器件。半导体器件的改进例如关于半导体器件内部的电功率，开关特性，高频特性和/或信号完整性的提高。例如，可以减小半导体器件内或半导体器件处的寄生电容和/或寄生电感，和/或可以实现半导体器件的线性特性的改善。此外，使用电绝缘的载体结构可以增加抗机械损伤的鲁棒性，同时能够保持较低的寄生效应。
绝缘结构120包括电绝缘材料，或主要的(例如，大于50％)或完全由电绝缘材料制成。由于电绝缘材料在绝缘结构120中可以基本上不具有或与半导体衬底相比仅具有很少的自由电荷载子(例如，电子和/或空穴)，从而可以减少这样的自由载流子与半导体衬底102和/或布线结构的相互作用。通过绝缘结构120，例如可以在半导体衬底102的边缘处减小边缘终端区域(例如，块体区域)的横向扩展，在半导体衬底102中可以存在比绝缘结构的电绝缘材料中更多的自由电荷载子。相应地，可以减小块体区域的寄生效应。由于绝缘结构120至少横向包围半导体衬底102，可以实现减少或防止寄生效应。
半导体器件100可以被构造成使得半导体衬底102和绝缘结构120布置在电绝缘的载体结构130的前侧表面上。这里，绝缘结构120从半导体衬底102的边缘横向延伸至载体结构130的边缘。例如，绝缘结构120的电绝缘材料可横向地沿所述电绝缘的载体结构130的整个边缘延伸，从而将半导体衬底横向的完全封闭。此外，绝缘结构120的电绝缘材料可以从布线层堆叠(例如，从布线层堆叠的后侧表面)垂直延伸到电绝缘的载体结构130(例如，到电绝缘的载体结构130的前侧表面)。以这种方式，绝缘结构120可以从外部减小作用于半导体装置100的寄生效应和/或使半导体衬底上102半导体衬底102横向地免受环境影响(例如，从湿气，高温，低温和/或静电放电)。半导体器件100可以例如由此省去壳体和/或减小或降低在壳体中或所必需的引线框架(如存在)中的寄生电容和/或端子电感。
电绝缘的载体结构130例如可以提供半导体器件100的足够的机械稳定性，从而实现较薄的半导体衬底102而不存在半导体器件100破损的风险。电绝缘的载体结构130可以包括电绝缘材料或大部分地(例如，大于50％)或完全地由电绝缘材料构成。与半导体衬底102相比，电绝缘的载体结构130的电绝缘材料中只能存在较少的或基本上没有自由电荷载子。通过电绝缘的载体结构130内的较薄的半导体衬底和/或通过自由载流子(或不存在的自由载流子)的数量减少，在半导体衬底102中和/或与在半导体衬底102上作用的寄生效应可能会被减少。电绝缘的载体结构130的后侧表面可以例如用于直接安装在印刷电路板(pcb)或外壳基板(例如引线框架)上。电绝缘的载体结构130可以用于保护半导体器件100免受环境影响，并且可以避免为半导体器件100设置壳体。
半导体器件100的布线层堆叠140可以设置在半导体衬底102的前侧表面和绝缘结构120的前侧表面上。布线层堆叠140的横向总面积可以基本上等于半导体衬底102的横向总面积连同绝缘结构120的横向总面积(例如，偏差超过10％或等于以下)。
布线层堆叠140具有至少一个布线结构142。布线结构142可包括横向布线元件(例如在布线层堆叠的一个或多个横向布线层中的导体轨迹和/或导电层)和/或垂直布线元件(例如例如在布线层堆叠的一个或多个横向布线层中的通孔或贯穿)。布线结构142可以与半导体衬底102(直接)接触，以产生与半导体衬底中的掺杂区域(例如晶体管的源极，体极，漏极，射极，集电极或基极掺杂区域)的电接触。例如，布线结构142接触在半导体衬底102处的电元件的结构(例如，晶体管，二极管和/或电容器)和/或提供电元件的两个或多个结构之间电连接。布线层堆叠140的至少一个或多个布线结构142或所有布线结构可以至少部分地嵌入布线层堆叠140的电绝缘材料中。布线层堆叠140可以保护半导体衬底102的前侧表面上的半导体衬底102免受环境影响。例如，半导体衬底102可以由布线层堆叠(在其前侧表面处)，电绝缘的载体结构(在其后侧表面处)和绝缘体结构(在其垂直边缘处)完全封闭。例如，可以避免提供用于半导体器件100的外壳。例如，半导体器件100可以是无壳体的半导体芯片。
通过将布线结构142的至少一部分垂直布置在绝缘结构120上方(例如，在绝缘结构120的电绝缘材料上方)，可以减少在布线结构142上的寄生效应。通过例如绝缘结构120的电绝缘材料可以垂直地从布线层堆叠延伸到电绝缘的载体结构130，并且因此在半导体器件100之内仅电绝缘材料能够被布置在布线结构142的至少一部分材料下方，这例如也可以减小布线结构142的寄生电容，寄生电容可以存在于布线结构142和半导体器件100的导电材料之间。同样地，也可以减小布线结构142的寄生电感。与布置在绝缘结构120上的布线结构142的部分相反，绝缘结构120和电绝缘的载体结构130都不能作为寄生电容器的反电极，这是因为自由电荷载子数量减少，并且也不与布线结构142的这一部分形成寄生导体环路。这可以减少和/或避免布线结构142的寄生电容和/或寄生电感。
布线结构142例如可以是包括绝缘结构120上方垂直地布置的接触端子面146(例如，接触焊盘)。接触焊盘可被设置在布线层堆叠140的前侧表面并且可以提供到外部电元件(例如，到印刷电路板，到连接管线，到其它外部半导体器件和/或无源的外部组件)的接口(或接口的一部分)。通过布置在绝缘结构120上方的接触焊盘，所述接触焊盘的寄生电容可以减小。因为接触焊盘往往可以比布线结构的导体轨迹具有更大的横向尺寸(例如，大于五倍的宽度)，所以，针对半导体器件的操作特性的限制，接触焊盘寄生电容可以是明显的，在此，特别的，在绝缘结构120上方垂直的布线结构142的接触焊盘的布置(以及可能的半导体器件100的其他接触焊盘)可以提高半导体器件100的操作特性。接触焊盘的横向总面积例如可以是至少100μm2(或至少1000μm2，或至少1×104μm2)和/或小于1mm2(或小于5×104μm2，或小于5000μm2)。接触焊盘的横向形状可以例如是正方形，矩形或圆形。
电绝缘的载体结构130的横向总面积可以例如等于半导体衬底102与绝缘结构120一起的横向总面积。例如，电绝缘的载体结构130的横向总面积和半导体衬底102与绝缘结构120一起的横向总面积之间的不同可以小于电绝缘的载体结构130的横向总面积的10％(或小于1％，或小于1‰)。由此电绝缘的载体结构130可以在整个半导体衬底102的下方横向延伸并且在整个绝缘结构120的下方延伸。通过由此在半导体器件100内部的限定的导电材料的缺失，在半导体衬底的下方以及在布线结构140的部分(被竖直地布置在所述绝缘结构120上方)下方(其可能引起自由载流子强还原)，半导体元件100的寄生效应(例如，自由电荷载子的重载和/或移动)可以被减少和/或避免。
例如，半导体衬底102的总横向面积可以小于电绝缘的载体结构130的总横向面积的80％(或小于60％，或小于50％或小于30％)。例如，半导体衬底102的总横向面积可以大于电绝缘的载体结构130的整个总横向面积的20％(或大于40％，或大于50％，或大于70％，或大于90％)。
半导体衬底102的横向总面积相对于电绝缘的载体结构130的横向总面积可以根据半导体器件100而被适配。在一个实例中，在绝缘结构120的上方垂直布置的布线结构142的一部分包括分布式无源微波结构(例如，定向耦合器，功率分配器，分频网络和/或带状线性滤波器)。分布式无源微波结构的横向尺寸主要由半导体器件100的工作频率范围决定。例如，分布式无源微波结构的横向扩展(和/或绝缘结构上方垂直的布置的布线结构142的部分)可以大于半导体器件100的工作频率相关联的波长的八分之一(例如，大约是四分之一的波长)。因此，布线结构142可以在带有更低的操作频率(例如，小于10ghz)的半导体器件100中具有比在带有更高的操作频率(例如大于10ghz)的半导体器件100中的更大的横向面积的要求。因此，在带有更低的操作频率的半导体器件100中，半导体衬底102的横向总面积可以相对于电绝缘的载体结构130的横向总面积而言是小的，使得该绝缘结构120的横向总面积变大以及为在绝缘结构120上方垂直的用于分布式无源微波结构提供更大的横向面积。
附加的或可替换的，在绝缘结构120上方垂直布置的布线结构142的部分包括无源电组件结构(或多个无源电组件结构)(无源电组件结构例如包括电阻器结构，电感器结构和/或电容器结构)。无源电器件结构可用于，例如，为半导体器件100实现无源电路部分(如过滤，共振和/或偏压网络)。例如，半导体器件100可以包括功率器件如开关调节器，其在输出处能够布置以无源元件结构来实现的低通滤波器。通过在绝缘结构120和在电绝缘的载体结构上方垂直布置的无源部件的结构，可以降低无源部件的结构的寄生效应(例如寄生电感和/或寄生电容)和/或避免。这可以改善以无源元件结构实现的无源电路部件。例如，对于上述低通滤波器，可以实现更陡峭的滤波器边缘和/或较高的阻塞衰减。因此，取决于被动元件结构的数量和尺寸，绝缘结构120的横向总面积以及因此半导体衬底102的横向总面积因此可以相对于电绝缘的载体结构130的横向总面积而被不同地设计和具有不同的大小。
例如，半导体器件100可以包括功率半导体器件或电功率器件结构。功率半导体器件或电功率器件结构可以例如具有大于10v的击穿电压或截止电压(例如，10v，20v或50v的击穿电压)，大于100v(例如，200v，300v，400v或500v的击穿电压)或大于500v(例如，1200v，1500v，1700v或2000v的击穿电压)，或大于1000v(例如600v，700v，800v或1000v的击穿电压)。
在另一示例中，半导体器件100包括数字逻辑电路，并且可以构造为不具有上述无分布式无源微波结构或不具有无源电器件结构。在该示例中，主要涉及减小半导体器件100的接触焊盘的寄生电容的问题。为此，半导体器件100的接触焊盘可以垂直布置在绝缘结构120上方。由于接触焊盘的横向总面积与半导体衬底102的横向总面积相比可能较小，所以半导体衬底102的横向总面积可以在电绝缘的载体结构130的大部分上延伸(例如，超过电绝缘的载体结构130的横向总面积的90％以上)扩展。
例如，绝缘结构120的最小宽度可以大于500μm(或大于1mm，或大于3mm)和/或小于1cm(或小于5mm或小于1mm)。通过绝缘结构120的最小宽度，绝缘结构120的横向最小面积可以包围半导体衬底横向设置，由此可以提供布线层堆叠的布线结构(例如接触连接区域)。可以通过绝缘结构120的最小宽度来提供半导体衬底102的横向电绝缘和防止半导体衬底102的环境影响的横向保护。
绝缘结构120的宽度可以是绝缘结构120从半导体衬底102的边缘到电绝缘的载体结构130的边缘的横向延伸。绝缘结构120的宽度可以变化。例如，在半导体衬底102的一侧，绝缘结构120从半导体衬底102的边缘到电绝缘的载体结构130的边缘的横向范围可以不同于半导体衬底102的另一侧上的绝缘结构120的横向延伸。绝缘结构120的最小宽度可以是绝缘结构120从半导体衬底102的边缘到电绝缘的载体结构130的边缘的最小横向延伸。
换句话说，绝缘结构120可以包括环形和/或环状横截面，在其中心半导体衬底102可以横向布置。例如，绝缘结构120的宽度可以是绝缘结构120的环形和/或环状横截面的外半径和内半径之间的差。
可选地，绝缘结构120的一部分可以垂直地设置在半导体衬底102和电绝缘的载体结构130之间。例如，在半导体衬底102和电绝缘的载体结构130之间垂直布置的绝缘结构120的部分可以通过高粘合特性接合到半导体衬底102和电绝缘的载体结构130，并且因此在半导体衬底102和电绝缘的载体结构130之间提供永久且可靠的机械连接。
在半导体衬底102和电绝缘的载体结构130之间垂直布置的绝缘结构120的一部分的厚度可以例如小于50μm(或小于25μm，或小于10μm，或小于5μm)和/或大于1μm(或大于5μm，或大于10μm)。
在半导体衬底102和电绝缘的载体结构130之间垂直布置的绝缘结构120的一部分的横向总扩展可以例如基本上等于半导体衬底102的横向总扩展(偏差小于1％)。例如，垂直设置在半导体衬底102和电绝缘的载体结构130之间的绝缘结构120的部分可以完全(或部分地)覆盖半导体衬底102的背侧表面。
绝缘结构120的电绝缘材料可以包括例如苯并环丁烯(bcb)，聚合物基成型材料，玻璃焊料，玻璃浆料，二氧化硅(sio2)，氮化硅(sin)和/或碳。
绝缘结构120的电绝缘材料可以主要(例如，超过50％或超过90％)或完全由有机电绝缘材料(例如苯并环丁烯)和/或无机电绝缘材料(例如玻璃焊料，玻璃浆料，二氧化硅和/或氮化硅)，和/或由电绝缘复合材料(例如聚合物基成型材料)和/或碳组成。这些电绝缘材料可以例如通过对高频的高电绝缘特性(例如，大于10ghz的频率)，通过对高频的低介电损耗因子(例如，小于0.01的tan(δ)，通过良好的填充和可成形特性，和/或通过对半导体衬底102和/或电绝缘的载体结构130的高附着性来表征。此外，这些电绝缘材料中的至少一些可以形成用于布线层堆叠140的机械(硬)邻接结构(widerlager)。此外，这些电绝缘材料可以耐受热(例如，温度大于200℃)，耐潮湿和/或耐腐蚀的，并且因此具有限定性的材料。
绝缘结构120(例如玻璃焊料，玻璃浆料，二氧化硅和/或氮化硅)的无机电绝缘材料可以相当硬，从而为布线层叠140提供机械邻接结构。
此外，绝缘结构120可以由上述材料的组合构成。例如，绝缘结构120在其上方没有布置布线结构的部分，其可以由二氧化硅组成，以提供改进的机械邻接结构，而绝缘结构120的在布线结构142下方垂直布置的部分可以是苯并环丁烯，以使得寄生效应和布线结构142处的损耗最小化。可选地，例如，聚合物基成型材料可以沿着电绝缘的载体结构130的边缘横向延伸，并且为半导体衬底102和/或半导体器件100提供对于外部环境影响的增加的保护。
例如，电绝缘的载体结构130的(电绝缘)材料可以不同于绝缘结构120的电绝缘材料。例如，电绝缘的载体结构130的材料和绝缘结构120的材料的相反的材料特性可以用于半导体器件100。例如，如果绝缘结构120以聚合物基成型材料来实现，则可以用导热材料(例如，氮化铝aln)来实现电绝缘的载体结构130，以便例如能够散发半导体组件100的操作期间在半导体衬底102上的产生的热损耗。
电绝缘的载体结构130可以例如包括玻璃(例如无定形二氧化硅)和/或晶体材料。
电绝缘的载体结构130可以至少大部分地(例如，大于50％，或大于90％)或完全由玻璃和/或晶体材料组成。晶体材料可以是单晶或多晶的。晶体材料可以包括例如本征半导体材料(例如硅)或诸如氮化铝，蓝宝石和/或氧化铝(al2o3)的陶瓷材料，其例如通过高电绝缘特性，高抗电击穿强度和低介电损耗因子来表征。无定形二氧化硅还具有高电绝缘性能，并且与氮化铝，氧化铝和/或蓝宝石相比是便宜的。
半导体衬底102的厚度可以例如小于200μm(或小于100μm，或小于50μm，或小于25μm)。通过这样的半导体薄衬底102，例如可以减小半导体衬底的后侧表面的块体区域的厚度(例如，小于30μm)。半导体衬底102的后侧表面例如表示半导体衬底102的面向电绝缘的载体结构130的横向侧。例如，机械稳定性已经通过电绝缘的载体结构130被显著地改善。通过在半导体器件100的半导体衬底102中的尽可能薄的块体区域，能够减少电气元件结构的区域(例如漏极区，源极区，沟道区，漂移区等)之外的自由电荷载子的数量，从而可以减少和/或避免由于自由载流子引起的寄生效应。
在块体区域中，例如，半导体衬底102的掺杂浓度可以小于1×1015cm-3(或小于1×1014cm-3，或小于1×1013cm-3)。或者，块体区域可以包括本征半导体材料。通过这种低掺杂浓度或通过在体区中不存在掺杂剂，可以减少和/或避免由半导体衬底102的块体区域产生的寄生效应。块体区域可以例如从半导体衬底102的后侧表面垂直延伸到半导体衬底102中，并且例如可以具有大于5μm和/或小于30μm的厚度。块体区域可以横向地从半导体衬底102的边缘的延伸到半导体衬底102中，并且例如在半导体衬底102的边缘处可以具有大于5μm和/或小于30μm的横向延伸。本块体区域可以例如包括在半导体衬底的边缘(和/或半导体衬底的后侧)和掺杂区域(例如漏极区，源极区，沟道区，发射极区，集电极区，基极区)之间的半导体衬底的一部分。
为了能够满足半导体器件100和/或制造半导体器件100的半导体晶片的足够的机械稳定性，电绝缘的载体结构130的厚度可以大于250μm(或至少375μm，或至少525μm，或至少675μm或至少775μm)，和/或可以小于950μm(或小于730μm，或小于630μm，或小于530μm，或小于280μm)。
可选地，在半导体器件100的制造期间，在半导体器件100从半导体晶片分离的步骤之后，电绝缘的载体结构130可以从其后侧表面变薄。例如，可以实现电绝缘的载体结构130的小于200μm(或小于100μm)的厚度。电绝缘的载体结构130的更小厚度可导致半导体组件100的更小厚度。例如，半导体器件100的小的厚度(例如小于250μm，或小于150μm)可以实现更短的接合线，这可以用于半导体器件100与例如印刷电路板的电连接，使得接合线的寄生电感可以减小。
例如，半导体器件100可以包括至少部分地在半导体衬底中实现的微波电路。在一个示例中，半导体器件100包括(或者是)单片微波集成电路(英文：engl.monolithicmicrowaveintegratedcircuit,mmic)。微波电路通常包括有源电路部分(例如晶体管结构)和无源电路部分(例如分布式无源微波结构和/或无源电器件结构)。微波电路可以包括例如放大器电路(例如低噪声前置放大器电路和/或功率放大器电路)，混频器电路，振荡器电路，高频开关和/或发射器和/或接收器电路。例如，微波电路可以在大于1ghz，大于10ghz或大于30ghz(例如在毫米波范围内)的工作频率下使用。此外，它们可以工作在波导的频带中，例如，在u-带(40ghz至60ghz)，v带(50ghz至75ghz)，e-波段(60ghz至90ghz)，w带(75ghz至110ghz)和/或超过110ghz的频带中。
在微波电路的无源电路部分上，诸如寄生电容和/或寄生电感的寄生效应会影响操作特性，诸如带宽，插入损耗，频率响应，功率适配，滤波器边缘陡度和/或截止区抑制等。在上述频率范围内，例如小电容值(例如小于10pf或小于1pf)和小的电感值(例如小于10nh或小于1nh)通常对于无源电路部件的实现是必要的。因此，在其他半导体器件中可能具有相似幅度的寄生电容和/或寄生电感可以显著地影响所提到的操作特性。通过减少半导体器件100中的这些寄生效应，例如可以实现半导体器件100的无源电路部件的更大的带宽，更小的插入损耗，更平滑的频率响应，更高的功率适配，更高的滤波器边缘陡度和/或更高的截止区抑制。
在微波电路的有源电路部分上，寄生效应可以包括例如在半导块体区域中的重载过程和/或自由电荷载子的移动，其可以存在于电气元件(例如在大部分区域)的结构的外部区域。这样的操作可以例如影响其他半导体器件中的操作特性，例如线性度，信号放大度，信号衰减度和/或电绝缘限制。作为示例，通过在电气元件结构(例如，通过绝缘结构120和/或通过电绝缘的载体结构130)的区域外部减少自由电荷载子，半导体器件100可以具有例如更高的线性度，更高的信号放大度，更低的信号衰减度和/或更高的电绝缘限制。
在另一示例中，半导体器件100包括(或是)数字逻辑电路，例如处理器。通常，数字逻辑电路的电功率的接收通过开关操作(例如，逻辑信号电平的变化)来确定。这些开关操作通常涉及电容的重载(例如，栅极电容)。通过减小半导体器件100中的寄生电容，可以在开关操作期间减少重载电流，使得半导体器件100可以以更低的电功率工作。此外，半导体器件100中较小的重载电流允许更短周期的重载过程，使得半导体器件100例如可以以更高的时钟频率工作。因此，在这种情况下，改善了半导体元件100涉及电功率消耗和/或最大可能的时钟频率的操作特性。
半导体器件100的半导体衬底102可以是例如硅衬底，碳化硅衬底，砷化镓衬底或氮化镓衬底。半导体衬底的表面(例如，前侧表面或主表面)可以是在半导体表面顶部上，沿金属层，绝缘层或钝化层的方向上的半导体衬底的半导体表面。与半导体衬底的基本垂直的边缘相比，半导体衬底的表面可以是横向延伸的基本水平的表面。半导体衬底的表面可以是大致水平的平面(例如，忽略由于制造工艺或沟槽而导致的半导体结构的不平整性)。例如，半导体衬底的前侧表面可以是半导体材料与半导体衬底顶部上方的布线层堆叠的绝缘层，金属层和/或钝化层之间的界面。
例如，横向方向，横向延伸和/或横向尺寸(例如，长度和宽度)可以是基本上平行于半导体衬底102的前侧表面或后侧表面的方向，取向或扩展。当提及区域，面，区，结构，位置和/或层的长度和/或宽度时，长度表示区域，面，区，结构，位置和/或层的较长的横向尺寸和宽度表示区域，面，区，结构，位置和/或层的较短的横向尺寸。例如，区域，面，区，结构，位置和/或层的垂直方向，垂直延伸，垂直尺寸(例如深度)和/或厚度可以具有基本上正交于或垂直于半导体衬底102的前侧表面或后侧表面。
图2示出了根据示例性实施例的另一半导体器件200的横截面的示意图。半导体器件200类似于图1的半导体器件100。
半导体器件200包括第一布线结构142-1和第二布线结构142-2。第一布线结构142-1的一部分和第二布线结构142-2的一部分垂直布置在绝缘区域120的上方。具体地，第一布线结构142-1包括第一接触焊盘，其同样在绝缘区120上方垂直地布置以及第二布线结构142-2包括第二接触焊盘，其同样在绝缘区120上方垂直地布置。通过第一接触焊盘和第二接触焊盘在绝缘区120上方垂直地布置，可以减小第一接触焊盘和第二接触焊盘的寄生电容。接触焊盘可以包括导电材料并用于将半导体器件200连接到外部电气结构。此外，该半导体器件可以包括两个以上的布线结构(多于五个或多于十个，或多于一百个的布线结构)，这些布线结构能够具有在绝缘区120上方垂直布置的多个接触焊盘，并因此可以具有降低的寄生电容200。
图2示出了具有本公开的一个实施例的四个基本元件的结构。所公开的结构基于芯片(例如，半导体器件200)的四个基本部分(或元件)的组合，并且可以衍生出多种可能的实现方法。四个基本部分可以是和/或包括：
该结构的第一基本部分包括具有上表面(例如，前侧表面)，下表面(例如后侧表面)和外围设备(例如，半导体衬底102的块体区域)的有源高频半导体器件(例如，半导体衬底102)。
该结构的第二基本部分包括包围器件(例如有源高频半导体器件)的外围设备的高频绝缘材料(例如绝缘结构120)。
该结构的第三基本部分包括在绝缘材料(例如，高频绝缘材料)上方延伸的顶侧连接(例如，布线层堆叠140的布线结构)。
该结构的第四基础部分包括高频绝缘载体(例如，电绝缘的载体结构130)，其设置在所述器件(例如，高频有源半导体器件)和包围的绝缘材料(例如，高频率绝缘材料)的下侧(例如，后侧表面)。
本公开的特征在于，在有源器件区域之外(例如，半导体衬底102外部)不存在可能造成非线性，损耗和/或限制绝缘的自由电荷载子。例如，半导体器件200可以对系统的设计具有很大的影响，由于所公开的结构可以允许更高的器件到器件绝缘性和/或高频电路的效率方面的突破，这可能允许新的系统架构。例如，本公开可以为开关，低噪声前置放大器和/或毫米波范围内的未来高端高频产品提供基本结构(例如，半导体器件的基本设计方案。
线性和/或低损耗是先进高频电路技术性能的关键因素。限制因素来自有源和无源部件(例如电路部件)和彼此重叠的这些器件之间和/或连接结构(例如布线结构)与半导体衬底之间电容和/或电感相互作用。本公开的实施例可以提供本质上减小的与衬底(例如，半导体衬底102)的相互作用。
结合上述或下面描述的实施例提及进一步的细节和方面。在图所示的实施例2可以包括对应于一个或多个方面的一个或多个任选的附加的特征，其与所提出的方案或一个或多个结合上(例如图1)下(例如，图3至4g)文描述的方案相关联。
图3示出了根据示例性实施例的用于制造半导体器件的方法300的流程图。方法300包括将临时载体晶片安装310到半导体晶片的前侧上。半导体晶片在前侧具有布置在半导体衬底上的布线层堆叠。半导体衬底具有多个器件区域。方法300还包括移除320半导体衬底的横向地位于在器件区域之间的部分，使得布线层堆叠暴露在器件区域之间。方法300还包括形成330绝缘结构。绝缘结构至少横向地布置在器件区域之间并且横向地包围器件区域。方法300还包括将电绝缘载体晶片在部件区域与布线层堆叠相对的一侧上至少与绝缘结构永久连接340。
通过提供至少横向地布置在器件区域之间并且横向包围器件区域的绝缘结构，能够制造这样的半导体器件，在其中可以减小和/或避免寄生效应的影响，并且可以在其操作特性方面得到改善。
临时载体晶片例如可以是玻璃晶片，硅晶片或膜(例如背衬膜)，并且可以具有例如大于250μm和/或小于1mm的厚度。将临时载体晶片安装310到半导体晶片上可以例如通过可逆的漆和/或双面粘合膜实现，使得载体晶片(例如将电绝缘载体晶片至少与绝缘结构的永久连接340之后)能够从半导体晶体在此分离。该分离可以例如通过加热或通过使用溶剂(例如丙酮)来实现。例如，当临时载体晶片安装至半导体晶片时，临时载体晶片可以提供半导体晶片的适当的机械稳定性，并且避免破坏半导体晶片，特别是在移除320半导体衬底的横向地位于在器件区域之间的部分期间和/或在(和/或在之后)半导体晶片的半导体衬底从半导体衬底的后侧表面可选地变薄期间。
多个器件区域的器件区域可以例如包括电气元件(例如晶体管结构和/或二极管结构)的至少一个和/或所有结构，其可以布置在半导体衬底102的前侧表面上的并且其例如由示例性的待制造的半导体器件100所包括。器件区域可以例如对应于图1的半导体器件100的半导体衬底102。
例如，布置在半导体晶片的半导体衬底上的布线层堆叠可以包括至少一个布线结构。至少一个布线结构可以至少延伸到一个部件区域和/或与该部件区域接触。至少一个布线结构的一部分可以垂直布置在半导体衬底的横向地位于所述部件区域之间的部分上方。至少一个布线结构可以包括在所述布线层堆叠的前侧表面上的接触焊盘。
在将临时载体晶片安装310到半导体晶片上之后，半导体晶片可以倒转，例如，可以使它的后侧(以及半导体晶片的半导体衬底)可向上指向，并且使半导体晶片可以由临时载体晶片支撑。
可选地，在安装310临时载体晶片之后和在移除320半导体衬底的横向地位于在器件区域之间的部分之前，将半导体晶片的半导体衬底变薄至具有小于200微米(或小于100微米，或小于50微米或小于25微米)的厚度，以便在半导体衬底的后侧表面上为待制造的半导体器件提供具有薄的块体区域(薄于30微米，或薄于10微米)的薄的半导体衬底，以及用于减小在半导体衬底的电气元件的结构外部的区域中的电荷载子引起的寄生效应。半导体衬底的薄化可以包括例如研磨，抛光和/或蚀刻。
在可选地对半导体衬底进行薄化之后和形成330的绝缘结构之前，在半导体衬底的后侧表面(在器件区域的布线层堆叠侧的相反侧)不存在电绝缘材料(例如二氧化硅和/或氮化硅)。相反，在使半导体衬底变薄并且在形成300绝缘结构之前，半导体衬底的后侧表面可以包括半导体衬底的半导体材料(例如高电阻硅)和空气之间的边界面。
移除320半导体衬底的横向地位于在器件区域之间的部分可以包括例如形成(光刻)掩模和各向异性蚀刻(例如，湿式蚀刻或干蚀刻)。在移除320半导体衬底的横向地位于在器件区域之间的部分之后，可以在器件区域之间的后侧表面上暴露(例如，不被固体材料覆盖)的布线层堆叠。特别地，(直接)在布线层堆叠的后侧表面上的器件区域之间在横向上不存导体材料和/或半导体材料。
器件区域之间的至少横向地紧邻着并横向包围部件区域的绝缘结构的形成330可以包括例如旋涂，化学气相沉积和/或物理气相沉积。可选地，绝缘结构的一部分可以另外形成在器件区域的后侧表面(在与布线层堆叠相对的器件区域侧)并覆盖它们。器件区域后侧表面绝缘结构的这部分的厚度可以例如小于50μm(或小于25μm，或小于10μm，或小于5μm)和/或大于1μm(或大于5μm，或大于10μm)。
在形成300绝缘结构之后，布线层堆叠的至少一个布线结构的一部分可以垂直布置在所形成的绝缘结构的上方。如果例如布线结构包括接触连接面，则接触连接面可以垂直地布置在所形成的绝缘结构上方。
在将电绝缘载体晶片至少与绝缘结构永久连接340期间，绝缘结构可以可选地在与布线层堆叠相对的器件区域(在绝缘结构的后侧表面处)的一侧处于粘性状态，并且在永久接合期间硬化。当绝缘结构的电绝缘材料例如包括苯并环丁烯，聚合物基的成型材料，玻璃焊料和/或玻璃浆料时，可以应用这种类型的永久焊接340。例如，绝缘结构的电绝缘材料在其形成期间并且在永久性接合340期间也能处于粘性状态330和/或例如通过供应热量而变成粘性状态。绝缘结构可以通过硬化与电绝缘载体晶片的永久连接来提供(和/或提供半导体晶片和电绝缘载体晶片之间的永久连接)。可选的形成在器件区域后侧表面上的绝缘结构的部分可以使永久连接更稳定和更可靠的构成，并且/或防止电绝缘载体晶片与半导体晶片的分层。
可替换的，电绝缘载体晶片可以通过晶片接合工艺(例如通过直接接合，阳极接合，共晶接合，玻璃熔结接合和/或粘合接合)至少与至少绝缘结构连接。例如，当绝缘结构包括无机电绝缘材料(例如二氧化硅，氮化硅，玻璃焊料和/或玻璃浆料)时，晶片接合工艺可用于永久接合340。
可选地，绝缘结构可以在永久接合340之前在其后侧表面(在与电绝缘载体晶片的界面处)进行平面化(例如，通过抛光和/或研磨)。绝缘结构的平面化可以例如实现电绝缘载体晶片至少与绝缘结构的更可靠的永久连接340。
在将电绝缘载体晶片至少与绝缘结构的永久连接340之后，例如可以从半导体晶片的前侧去除临时载体晶片，因为现在可以通过电绝缘载体晶片提供半导体晶片的机械稳定性。
此外，方法300可以包括通过在绝缘结构的区域中的分割来分离半导体器件。分界线(沿着该分界线能够将半导体器件从半导体晶片和电绝缘载体晶片的连接分离出来)可以延伸经过绝缘结构的一部分，该部分横向包围半导体晶片的半导体衬底的器件区域。在分离后，切出的器件区域对应于分离的半导体器件的半导体衬底。电绝缘载体晶片的切出部分对应于分离的半导体器件的电绝缘的载体结构。在分离之前位于分界线和器件区域之间的半导体晶片的绝缘结构的一部分对应于分离的半导体器件的绝缘结构。然后，分离的半导体器件的绝缘结构可以从分离的半导体器件的半导体衬底的边缘横向延伸到分离的半导体器件的电绝缘的载体结构的边缘。此外，在分离之前从横向地由分界线封闭的半导体晶片的布线层堆叠一的部分对应于分离的半导体器件的布线层堆叠。
半导体晶片的布线层堆叠可以包括接触所述器件区域(例如，晶体管和/或二极管结构)以及其被布置为至少部分地垂直于横向地由分界线封闭的绝缘结构的部分的上方布置的布线结构。在分离之后，半导体晶片的布线层堆叠的这些布线结构可以对应于分离的半导体器件的布线构造，其垂直布置于分离的半导体器件的绝缘结构的上方并且接触分离的半导体器件的半导体衬底(例如，晶体管和/或二极管结构)。在这种方式中，切割例如可以实现，基本上没有由于在分离的半导体器件的半导体衬底的外部的(在分离的半导体器件的布线结构的外部)的自由载流子引起的寄生效应，因此定位使得分离的半导体器件至少在一些操作特性方面可以改善。
结合上下文描述的实施例提及进一步的细节和方面。图3所示的示例性实施例可以具有对应于一个或多个方面的一个或多个可选附加特征，该方面结合所提出的方案(例如图1至图2)或一个或多个在下文(例如图4a至4g)描述实施例而被提及。
图4a至4g示意性地示出了半导体器件的制造方法的方法步骤的顺序。图4a至4g所示的方法可以类似于图4a的方法300。
图4a示意性地示出了在按照临时载体晶片之前半导体晶片400的一部分的横截面。半导体晶片400包括在半导体晶片400的前侧的半导体衬底102和布线层堆叠140。半导体衬底102的器件区域布置在半导体衬底102的前侧表面上。器件区域被半导体衬底102的一部分横向包围，半导体衬底102不包括任何电气元件的结构，并且可以例如对应于半导体衬底102的块体区域。半导体衬底102的该部分可以例如横向地布置在所示的器件区域(图4a中未示出)和半导体晶片400的至少一个另外的器件区域之间。
此外，块体区域的一部分可以在半导体衬底102的后侧表面和器件区域之间垂直布置。例如，块体区域可以在半导体器件的制造方法开始时提供例如半导体晶片400的机械稳定性并且例如包括超过250μm的厚度。
半导体衬底400的布线层堆叠140包括多个布线结构，其可以接触示出的器件区域并且在这些布线结构中的至少一些至少部分地在半导体衬底102的横向地位于半导体晶片的器件区域之间的部分上方垂直地布置。至少两个布线结构各自包括布置在布线层堆叠140的前表面上的接触连接面，它们在半导体衬底102的横向地位于半导体晶片的器件区域之间的部分上方垂直地布置。
例如，半导体衬底102可以在其块体区域中包括高电阻硅(例如，本征硅)。
在图4b中，临时载体晶片150经由中间层152安装到半导体晶片400的前侧表面(在半导体晶片400的布线层堆叠140的前侧表面)。中间层152可以例如包括可通过热或溶剂来释放的可逆漆和/或可通过热或溶剂来释放的双面粘合膜，使得临时载体晶片150可以可逆地安装到半导体晶片400。临时载体晶片150可以例如包括玻璃晶片。
在图4c中，半导体衬底400的半导体衬底102从半导体衬底102的后侧表面开始进行薄化，直到器件区域的电元件的结构和半导体衬底102的后侧表面之间存在一个更薄的块体区域的部分(例如薄于30μm)为止。在薄化之后，半导体衬底102可以例如总共具有小于100μm的厚度。例如，薄化可以包括研磨和/或抛光半导体衬底102。此外，图4c中，去除半导体衬底102的横向地位于半导体晶片的器件区域之间的部分(例如，通过各向异性蚀刻以及使用光刻掩模)，使得器件区域之间中的和横向包围示出的器件区域(其现在是在基本上对应于剩余的半导体衬底102)的布线层堆叠140被暴露。在使半导体衬底102变薄并且移除横向地位于器件区域之间的半导体衬底102的部分之后，例如，临时载体晶片150可以机械地稳定半导体晶片400。
如图4d所示，形成了横向包围所示的器件区域并且可以横向布置在半导体晶片400的部件区域之间的绝缘结构120。此外，绝缘结构120的一部分设置在器件区域的后侧表面(半导体衬底102的后侧表面)上。如图4d所示，电绝缘载体晶片130在绝缘结构120的后侧表面处永久地结合到绝缘结构120。电绝缘载体晶片130可以例如包括玻璃晶片。
如图4e示意性示出的，由于现在电绝缘载体晶片130可以使半导体晶片400机械稳定，所以可以从半导体晶片400的前侧去除临时载体晶片150以及中间层152。临时载体晶片150的去除可以例如通过输送热和/或通过向中间层152输送溶剂来实现。
图4f示出了待制造的半导体器件的布线结构的接触焊盘上的铜柱(英文：copperpillarodercopperpillarsolderbump(铜柱或铜柱焊接凸块))和/或焊球的形成和/或安装。例如，第一铜柱149-1可以形成和/或安装到待制造的半导体器件的第一布线结构的第一接触连接面以及第二铜焊盘149-2可以形成和/或安装到到待制造的半导体器件的第二布线结构的第二接触连接面。
铜柱和/或焊球例如可以用作，在稍后的时间点将待制造的半导体器件与或待制造的半导体器件的壳体的电路板或引线框架电和机械地连接。特别地，接触连接面上的铜柱和/或焊珠可用于根据倒装芯片方法将制造的半导体器件连接到电路板上的接触点。因此，可以减少从印刷电路板到所制造的半导体器件的电连接的长度，因此，例如，也可以减少这些电连接的寄生电感。
图4g示出了半导体器件的从半导体晶片400的分离。该分离沿一条在区域中通过绝缘结构120分界线来进行，从而使分离的半导体器件可以至少包括各一个来自半导体晶片的器件区域，其能够通过的电绝缘材料的绝缘结构120被横向地包围。然后电绝缘材料例如可以从分离的半导体装置中的至少一个器件区域的边缘到分离的半导体器件的边缘横向延伸。
结合上下文描述的实施例提及进一步的细节和方面。图4a至4g所示的示例性实施例可以各自具有对应于一个或多个方面的一个或多个可选附加特征，该方面结合所提出的方案(例如图1至图3)或一个或多个在下文描述实施例而被提及。
一些实施例涉及具有改进的线性度的高频电路。例如，本公开提供了在有源器件区域(例如，半导体衬底)之外没有自由电荷载子的结构(例如，半导体器件)。例如，这可以防止这种自由电荷载子造成的非线性，损耗和/或绝缘限制。
其它器件可以例如借助于块体硅，高频-绝缘体上硅-衬底(英文radio-frequency-silicon-on-insulator,简称rfsoi)和/或具有宽带隙半导体来避免半导体衬底中的自由电荷载子的(寄生)效应，。
当使用块体硅时，例如，可以使用高电阻硅，并且可以通过补偿注入(英文compensationimplant)和/或通过富陷阱层(英文trap-richlayer)来降低界面电荷。
当使用rfsoi时，例如，可以使用绝缘体上硅衬底(soi)或蓝宝石硅(英文engl.silicon-on-insulator，简称sos)。soi和/或sos衬底可以从衬底绝缘组件(例如，电气元件的结构)。衬底可以是在与掩埋氧化物(英文buriedoxide，简称box)的界面处的具有高电阻硅和/或富陷阱层的sos衬底或soi衬底。
在使用具有宽带隙的半导体的情况下，例如可以使用半绝缘半导体(例如，砷化镓，gaas)。
然而，这三种类型的半导体器件可以在其技术性能方面受到限制，因为它们不能避免与布线结构和/或器件区域相互作用的剩余电荷(例如，剩余的自由电荷载子)，从而导致例如非线性。此外，具有soi衬底，sos衬底和/或具有宽带隙的半导体的半导体器件可能导致衬底的高成本和/或高的加工成本。
可替换地，可以使用soi衬底，并且可以在器件工艺之后蚀刻衬底，使得仅留下在后段制程的结构(例如，布线层堆叠)，器件区域和掩埋氧化物。随后，可以使用晶片接合方法来安装绝缘晶片(例如，电绝缘载体晶片)。
参考图1至图4和相关描述，第一实施例包括半导体器件100，200，其包括半导体衬底102，绝缘结构120，电绝缘的载体结构130，其中绝缘结构120至少横向包围半导体衬底102，至少绝缘结构120永久连接到电绝缘的载体结构130，绝缘结构120包括电绝缘材料，绝缘结构120的电绝缘材料从半导体衬底102的边缘横向延伸到电绝缘的载体结构130的边缘以及至少包括布置在半导体器件的布线层堆叠140中并延伸到半导体衬底102的布线结构142，布线结构142的一部分垂直地布置在绝缘结构120上方。
根据参照第一实施例的第二实施例，布线结构142包括垂直设置在绝缘结构120上方的接触连接面。
根据参照第一至第二实施例中的至少一个的第三实施例，电绝缘的载体结构130连同绝缘结构120的横向总面积等于半导体衬底102的总横向表面面积。
根据参照第一至第三实施例中的至少一个的第四实施例，半导体衬底102的横向总面积小于电绝缘的载体结构130的总横向表面面积的80％。
根据参照第一至第四实施例中的至少一个的第五实施例，半导体衬底102的横向总面积大于电绝缘的载体结构130的总横向表面面积的20％。
根据参照第一至第五实施例中的至少一个的第六实施例，半导体衬底102的厚度小于200μm。
根据参照第一至第六实施例中的至少一个的第七实施例，电绝缘的载体结构130的厚度大于250μm。
根据参照第一至第七实施例中的至少一个的第八实施例，绝缘结构120的电绝缘材料沿电绝缘的载体结构130的整个边缘横向延伸。
根据参照第一至第八实施例中的至少一个的第九实施例，绝缘结构120的电绝缘材料从布线层堆叠140垂直延伸到电绝缘的载体结构130。
根据参照第一至第九实施例中的至少一个第十实施例，绝缘结构120的最小宽度大于500μm。
根据参照第一至第十实施例中的至少一个的第十一实施例，绝缘结构120的一部分垂直地布置在半导体衬底102和电绝缘的载体结构130之间。
根据参照第十一实施例的第十二实施例，垂直布置在半导体衬底102和电绝缘的载体结构130之间的绝缘结构120的部分的厚度小于50μm。
根据参照第一至第十实施例中的至少一个的第十三实施例，绝缘结构的电绝缘材料包括以下中的至少一种：苯并环丁烯，聚合物基的成型材料，焊料玻璃，玻璃浆料，二氧化硅，氮化硅和碳。
根据参照第一至第十三实施例中的至少一个的第十四实施例，电绝缘的载体结构130的材料不同于绝缘结构的电绝缘材料。
根据参照第一至第十四实施例中的至少一个的第十五实施例，电绝缘的载体结构130包括以下中的至少一种：玻璃和晶体材料。
根据参照第一至第十五实施例中的至少一个的第十六实施例，所述半导体器件包括至少部分地在半导体衬底实现的微波电路。
根据十七实施例，本发明的用于制造半导体器件的方法300的包括以下步骤：将临时载体晶片安装310到半导体晶片的前侧上，半导体晶片在前侧具有布置在半导体衬底上的布线层堆叠，半导体衬底具有多个器件区域；移除320半导体衬底的横向地位于在器件区域之间的部分，使得布线层堆叠暴露在器件区域之间；形成300绝缘结构，所述绝缘结构至少横向地布置在所述部件区域之间并横向包围所述部件区域；以及将电绝缘载体晶片在部件区域与布线层堆叠相对的一侧上至少与绝缘结构永久连接340。
根据第十八实施例，参照第十七实施例，该方法还包括在移除320半导体衬底的横向地位于在器件区域之间的部分之前，将半导体衬底变薄至具有小于200微米。
根据参照第十七至第十八实施例中的至少一个的第十九实施例，在将电绝缘载体晶片至少与绝缘结构永久连接340期间，绝缘结构在与布线层堆叠相对的器件区域的一侧处于粘性状态，并且在永久接合340期间硬化。
根据参照第十七至第十九实施例的第二十实施例，该方法还包括通过在绝缘结构的区域中的分割来分离半导体器件。
图5示出了根据另一示例性实施例的hf部件或半导体器件100的横截面的示意图。hf组件100可以被实现为hf-sohrc组件(rf-sohrc＝高电阻载体上的rfsi＝在高电阻载体上布置的hf-硅)。
hf组件(hf＝高频)100包括具有集成在块体半导体衬底102的第一主表面区域102-a中的至少一个集成hf组件104的块体半导体衬底102。集成hf组件104可以例如具有至少一个hf单晶体管和/或至少一个hf二极管。块体半导体衬底102还具有第二主表面区域102-b和包围的，连接第一和第二主表面区域102-a，102-b的侧面区域102-c。
半导体衬底被称为块体半导体衬底102，其例如由标准块体半导体晶片来制造，其中块体半导体衬底102具有例如在50和50μm之间、在20和30μm之间、以及典型地约25μm的厚度d102。与块体半导体衬底102的绘制厚度d102垂直的横向尺寸例如可以在5μm至5mm之间或50μm至500μm之间的范围内，诸如矩形或多面体之类的任何几何形状都是可能的。作为半导体材料，可以使用任何合适的半导体材料，例如硅(si)，砷化镓(gaas)，锗(ge)，氮化镓(gan)等。
这种可能的半导体材料的列表不被认为是最终的，因为适用于hf部件的集成的任何半导体材料可以用于块体半导体衬底102。
可以例如具有层状结构的绝缘体机构120或绝缘结构120，其横向地包围块体半导体衬底102的侧面区域102-c，绝缘体结构120还具有第一和第二相对的主表面区域120-a，120-b。块体半导体衬底102和绝缘体结构120一起形成第一层结构121。第一层结构121可以具有例如5至100μm、25至35μm之间、或例如约30μm之间的厚度d121。
例如是beol层堆叠(beol＝后段制程)的布线层堆叠140作为第二层结构包括至少一个嵌入在绝缘材料144中的、结构化的布线结构或金属化层142，其中布线层堆叠140布置在块体半导体衬底102的第一主表面区域120-a上并且布置在与其邻接的、绝缘体结构120的第一主表面区域120-a上。布线层堆叠140还可以包括嵌入在绝缘材料144中的多个结构化布线结构142，或绝缘层144和一个或多个结构化布线结构142组成的层序列。布线层堆叠140例如可以具有3至30μm、5至20μm之间、或例如约10μm的厚度d140。
创建beol层堆叠的beol过程，在半导体加工中称作这样一种制造步骤，其中在feol过程(feol＝前段制程)和可选地进行mol过程(中段制程)之后，在加工的半导体衬底之上产生嵌入绝缘材料中的布线结构或金属化结构。feol处理，在半导体加工中称作这样一种制造步骤，其中生成集成在半导体衬底中的器件。
布线结构142例如可以具有例如接触连接面或接触焊盘146，其例如相对于第一主表面区域120-a的垂直投影方被垂直地布置在绝缘体结构120上方并且邻近块体半导体衬底102。接触连接面146可以布置在布线层堆叠140的第一主表面或前侧表面140-a上，以及提供与诸如电路板，引线的电气元件、其它外部半导体器件和/或无源外部器件的连接的界面或界面的一部分。
布线层堆叠140还可以包括一个或多个通孔或贯穿孔145，其布置在布线结构142到布线层堆叠140的第二主表面140-b之间以及到块体半导体衬底102中的hf器件104之间。如果布线层堆叠140具有几个金属化层(未在图5中示出)，也可以设置在不同的金属化层之间的或至块体半导体衬底102中的hf部件104另外的贯穿孔。
hf组件100还包括作为第三层结构的载体结构130，其设置在绝缘结构120的第二主表面区域120-b上，并与其机械地连接，其中，所述载体结构130和绝缘体结构120具有不同的材料。载体结构130可以具有例如在40和300μm之间，在50和260μm之间，在70和100μm之间，或者例如大约85μm的厚度d130。
换句话说，hf组件100因此包括在堆叠中彼此重叠布置的第一，第二和第三中的层结构121，130，140，其中第一层结构121具有绝缘体结构120以及嵌入在所述绝缘体结构120中的、具有至少一个集成hf组件104的块体半导体衬底。绝缘体结构120区域性地并且至少横向地包围块体半导体衬底。第二层结构140包括具有嵌入绝缘材料144中的至少一个布线结构142的布线层堆叠140，例如具有绝缘层144和布线结构142的层序列，布线层堆叠140布置在块体半导体衬底102和与其相邻的绝缘体结构120上。第三层结构130包括载体结构130，载体结构130和具有不同材料的绝缘结构120。
至少一个hf部件104集成在块体半导体衬底102的第一主表面区域102-a中，块体半导体衬底也具有第二表面区域102-b和横向连接第一和第二主表面区域的侧面区域112-c。此外，绝缘体结构120横向地包围块体半导体衬底102的侧面区域102-c，绝缘体结构120还具有第一和第二相对的主表面区域120-a，120-b。
如图5所示，绝缘体结构120的第一主表面区域120-a可以与块体半导体衬底的第一主表面区域102-a齐平的被形成或被构造，例如处于一个平面中。
绝缘体结构120也可以被布置为与块体半导体衬底102的第二主表面区域102-b相邻，使得绝缘体结构120包围块体半导体衬底102，直到块体半导体衬底102的第一主表面区域102-a或直接与其相邻地布置。
如图5所示，绝缘结构120可以包括包围或横向包围块体半导体衬底102的侧面区域102-c的第一材料层122和设置在第一材料层122和载体结构之间130以及块体半导体衬底102的第二主表面区域102-b和载体结构130之间的第二材料层124。第一材料层122和第二材料层124可以具有不同的材料或材料组成或不同的绝缘材料或绝缘材料组合物。
第一材料层122具有例如5至50μm之间，20至30μm之间，典型地为约25μm的厚度d122。d122＝d102。例如，第二材料层124的厚度d124在0.5和50μm之间，在1和30μm之间，在1和30μm之间，典型的是大约4μm，其中d121＝d122+d124。
根据另一实施例，绝缘结构120可以仅具有一个结合的材料层，其中该单个材料层120包围块体半导体衬底102的侧面区域102-c和块体半导体衬底的第二主表面区域102-b，也就是说与块体半导体衬底的侧面部分102-c和第二主表面区域102-b相邻地布置。在该另外的示例性实施例中，图5的第一和第二材料层122，124可以例如具有相同的材料或相同的材料组成。
因此，绝缘体结构120可以被配置为具有至少一个材料层或多个材料层122，124的绝缘材料的连续层。因此，绝缘体结构120可以具有一个或多个具有共同或几种不同材料或材料组成的材料层122，124。
绝缘体结构120的第一和/或第二材料层122，124的电绝缘材料可以是例如苯并环丁烯(bcb)，聚合物基成型材料，玻璃焊料，玻璃浆料，二氧化硅(sio2)，氮化硅(sin)，碳，掺杂的玻璃材料，其例如具有在较高温度下的良好的流动特性，环氧基复合材料，pmma，wba，聚酰亚胺或pdms。
此外，图5的第二材料层124可以被构造为粘合剂层或粘合剂，例如基于聚合物材料和/或环氧材料，以在载体结构130和绝缘体结构120的第一材料层122之间形成粘结连接。因此，绝缘体结构120可以具有一个或多个具有相同或几个不同材料或材料组成的材料层122，124。
从图5可以看出，绝缘体结构120也在块体半导体衬底102的下方延伸，也就是在块体半导体衬底102的第二主表面区域102-b和载体结构130之间延伸，但是，除非另外说明，结合图1至图4在上文描述的半导体器件100的其他方面同样适用于图5的hf组件100。
如图5所示，可选的支撑构件148，例如，sti-支撑点(sti＝浅沟槽绝缘＝平面沟槽绝缘)可以从布线层堆叠140的第二表面区域140-b延伸到第一材料层122中。
根据另一示例性实施例，绝缘体结构120可以可选地具有结构化绝缘材料122，124，其具有例如支撑柱或sti支撑点(浅沟槽绝缘)的、布置在布线层堆叠140和载体结构130之间的支撑元件148。如图5所示，可选的支撑元件148从布线层堆叠140的第二表面部分140-b延伸到第一材料层122中。可选的支撑构件148可以在前段制程和后段制程期间被获得，例如通过例如将支撑元件148安装到到绝缘体结构120的绝缘材料122，124中。支撑构件148还可以被配置为从布线层堆叠140的第二表面区域140-b向外延伸到第二材料层124，或直到载体结构130的第一主表面区域130-a(图5中未示出)。载体结构130的第二主表面130-b形成例如hf组件100的后侧表面，而布线层叠140的第一主表面140-a形成例如hf组件的前侧表面。
可选的支撑元件148例如承载块体半导体衬底102与其周围(相邻的其他块体半导体子衬底102-1，102-2...(参见图6a))之间的横向绝缘。
可选的支撑构件148还可以被布置成使得主动装置104作为sti的机械支撑点放置在块体半导体衬底102外部的更大区域中，以在cmp(cmp＝化学机械抛光)过程中提供绝缘体结构120的主表面区域120-a和块体半导体衬底102的主表面区域120-a尽可能优化的平面化。这使得例如可以防止cmp工艺中增加的凹陷。
此外，支撑构件148可以有效地实现接合材料120与块体半导体衬底102(或器件晶片)和/或载体结构130的改进的机械平衡。
在布线层堆叠140和载体结构130之间存在支撑元件148的情况下，例如，第一或第二材料层122，124或第一和第二材料层122，124分别可被区域性地或完全地省略或去除。这可以取决于支撑元件148是否在布线层堆叠140和载体结构130之间获得足够稳定的机械连接以及块体半导体衬底102是否在布线层堆叠140和载体结构130之间获得足够稳定的机械固定。
可替换的，第一或第二材料层122，124或第一和第二材料层122，124也是能够结构化的材料，以便在布线层堆叠140和载体结构130本身之间提供支撑元件148。
在用结构化的绝缘材料形成绝缘体结构120的情况下，(可选的)支撑元件148在布线层堆叠140和载体结构130之间可以由上述材料或简单地由环境空气包围。
如上所述，块体半导体衬底102可以从标准块体半导体晶片获得，其中一个或多个hf器件104可以邻近块体半导体衬底的第一体表面区域102-a地布置，或其集成在其中。用于块体半导体衬底的材料例如可以考虑具有高带隙的半导体，例如，硅等，也可以例如使用高电阻半导体材料。
通常，本质上不可避免的界面或界层电荷106(界面陷阱电荷载子)形成在邻近块体半导体衬底102的第二主表面区域102-b的绝缘体结构120的材料处，例如与第二材料层124相邻，这些界面电荷通过图5中的星星106被示意性地示出。由于块体半导体衬底102在5至50μm之间的并且典型地在25至35μm之间的厚度d102相对较大，例如与相当薄的hf-soi衬底相反，界面电荷106相对远离至少一个有源hf器件104，使得由界面或界层电荷qit引起的发生在hf器件104的信号特性中非线性尽可能地被避免，因此可以显着地提高所得hf组件100的hf特性以及hf组件100的信号特性的线性。
块体半导体衬底102可以例如包括高电阻体硅材料，其具有例如小于1×1015cm-3(或小于1×1014cm-3，或小于1×1013cm-3)的平均掺杂密度，并由此得到对于小于1013cm-3的掺杂密度具有4至6kω×cm(特定电阻率)的电阻率。或者块体半导体衬底102可以具有本征(半导体)半导体材料。此外块体半导体衬底102的半导体材料可以通过在第二主表面区域102-b的深度方向上施加几伏特，例如4-6伏的结电压，从而在本质上完全清楚或耗尽子自由电荷载子。
由于这种低掺杂浓度或通过在块体区域中不存在掺杂剂，可以避免或至少减少由半导体衬底102的块体区域产生的寄生效应。当使用块体硅时，例如，可以使用高电阻硅，其中边界电荷是例如。可以通过补偿植入(补偿植入)和/或富陷阱层来减少。
由于为hf组件100中使用块体半导体衬底102，还可能的是，加工后侧侧面102-b，即半导体体衬底102的第二主表面区域102-b，也就是说在这里防止集成电路元件(例如，hf组件-图5未示出)。通过为块体半导体衬底102使用高电阻衬底材料，所引起的空间电荷区可以基本上完全在块体半导体衬底102的深度上延伸并且穿过相对低掺杂的衬底材料直到第二主表面区域102-b，使得也可以获得非常低地产生用于hf组件100的衬底电容。
由于块体半导体衬底102在特别设计的布线层堆叠140下在第二主表面区域和侧面区域102-b，102-c和块体半导体衬底102的第一主表面区域中102-a嵌入到绝缘体结构120，可以获得在hf电路部分102具有非常高的线性度和非常低的损耗的hf组件100。特别地，有源和无源部件和彼此重叠的这些器件之间和/或连接结构与半导体衬底之间电容和/或电感相互作用可以被减少或避免。
特别地，可以显着地减少块体半导体衬底102或相邻区域中的有源器件104外的自由电荷载子的数量，从而可以显着地减少由自由电荷载子引起的非线性，损耗和绝缘限制。特别地，可以减少与半导体衬底的干扰相互作用。此外，可以显着增加所得hf组件100的组件对组件绝缘性能和击穿特性，从而可以显着提高其hf信号特性。
嵌入在布线层堆叠140(beol-层堆叠)的绝缘材料144中的布线结构142还可以包括或形成hf布线结构，其中至少60％，80％，90％，95％或99％布线层堆叠140的hf布线结构(例如，相对厚的导电层)相对于绝缘体结构120的第一主表面区域120-a的垂直投影布置在绝缘体结构120上方，即40％，30％，20％，10％，5％或1％的hf布线结构(相对于第一主表面区域120a的垂直投影)布置在块体半导体衬底102的上方。
结构化金属化层还可以包括dc布线结构(用于直流电源)。在此，布线结构可被设计为使得dc功率水平的尽可能大的部分被布置垂直地布置在绝缘体结构120上方(相对于绝缘体结构120的第一主表面区域120-a的垂直投影)。然而，在直流供电水平方面，通常不考虑与hf布线结构相关的要求。
此外，高频组件100的无源电路元件(图5中未示出)可以布置在布线层堆叠中。例如电感器，mim电容器(mim＝金属-绝缘体-金属)和电阻器，例如包括多晶硅或金属，金属混合物或金属和氮和/或氧的化合物可以被用作无源电路元件。例如，无源电路元件的至少60％，80％，90％，95％或99％和多达100％(面积)的部分相对于绝缘体结构120的第一主表面区域120-a的垂直投影被布置在绝缘体结构120的上方。
此外，可选地，逻辑块105可以设置在块体半导体衬底102的第一主表面区域102-a上或被集成在其中，并且与连接到逻辑块105的至少一个hf器件104形成集成hf电路装置。例如，可以使用数字接口，电平转换器，模数转换器，数字控制器等作为逻辑块105。
根据一个实施例，多个hf器件104可以邻近块体半导体衬底104的第一主表面区域102-a设置或被集成在其中。根据另一示例性实施例，逻辑块105还可以被布置在“各自的”块体半导体衬底(图5中未示出)中，也就是说在与块体半导体衬底102分离的块体半导体衬底中。hf器件104和逻辑块105之间的电连接可以通过在布线层堆叠140中的布线结构142上来提供。这将在下面参考图6a和6b更详细地解释。
载体结构130具有足够的机械稳定性的材料，因此具有足够的刚度，以为hf组件100提供机械支撑。因此，载体结构130被构造为用作例如在hf组件的安装中与无源组件的邻接结构。例如，抵抗作用于布线层堆叠140前侧的力。在例如在引线接合处理和倒装芯片连接处理的情况下。
载体结构130可以具有例如绝缘或半绝缘载体材料，例如，玻璃材料，陶瓷材料，晶体材料和/或高绝缘半导体材料，例如，高度绝缘的硅材料。载体结构130可以被设计为hf组件100的加强元件。
图5示出了具有块体半导体衬底102的hf组件的一个实施例。根据其它实施例中，hf组件100可进一步包括多个块体半导体组件(在图5未示出)，其能够分别如同上文描述的块体半导体衬底102而被形成，并且其可在相应的侧面区域和第二主表面区域被绝缘体结构120包围。
图6a示出了根据示例性实施例的具有多个块体半导体衬底102和102-1的示例性hf组件100的示意性横截面图。hf组件100可以被实现为hf组件100可以被实现为hf-sohrc组件(rf-sohrc＝高电阻载体上的rfsi＝在高电阻载体上布置的hf-硅)。hf组件100还可以实现为具有至少一个块体半导体衬底hf-sog组件(sog＝玻璃上硅)。
根据另一示例性实施例，逻辑块105还可以被布置在“各自的”块体半导体衬底(图5中未示出)中，其中两个分开的块体半导体衬底102，102-1之间的电连接可以通过布线结构142中的布线层堆叠140布置。
嵌入在所述布线层堆叠140(beol层堆叠)的绝缘材料144中的布线结构142还可以包括或形成hf布线结构，至少60％的布线层堆叠140的hf布线结构的部分被设置在绝缘体结构120上方，即小于40％的hf布线结构布置在块体半导体衬底102上方。
如图6a中可以看出，布线层堆叠140延伸到所述多个块体半导体衬底102，102-1，但是，除非另外说明，结合图5在上文描述的具有块体半导体衬底102的hf组件100同样适用于图6a的具有多个块体半导体衬底102，102-1的hf器件100。
图6b示出了根据图6a的示例性实施例的示例性hf组件100的示意性俯视图和透视图，其中图6a是例如图6b的hf组件的沿截面线aa的截面图。在图6b的示例性hf组件100的示意性俯视图中，为了便于说明，省略了布线层堆叠140的绝缘材料144。
如图6b所示，根据一个示例性实施例的hf组件100可以具有多个块体半导体衬底102，102-1，102-2，102-3。此外，逻辑块105还可以布置在“各自的”块体半导体衬底102-4中，其中通过布线层堆叠140中的金属化结构142提供在分开布置的块体半导体衬底102，102-1，102-2，102-3，102-4之间的电连接例如，可以使用数字接口，电平转换器，模数转换器，数字控制器等作为逻辑块105。
在图6b中原理上示出的是，结构化的金属化层142被嵌入在布线层堆叠140(beol层堆叠)的绝缘材料144(未示处于图6b)中的并且包括hf布线结构，至少60％，80％或90％，即至少60％的布线层堆叠140的hf布线结构的部分被布置在绝缘体结构120的上方。因此，例如小于40％的hf布线结构布置在相应的块体半导体衬底102，102-1，102-2，102-3上方。
布线层堆叠140还可以包括dc布线结构，例如用于直流电源，例如直流连接面或直流焊盘147(dc＝直流)。dc布线结构可被设计为使得dc供电结构中的元件中尽可能大的部分相对于绝缘体结构120的第一主表面区域120-a的垂直投影被布置垂直地布置在绝缘体结构120上方。然而，在直流电源结构方面，通常不考虑与hf布线结构相关的高要求。
在布线层堆叠140中，可以布置高频模块100的至少一个无源电路元件149，或者也可以布置多个无源电路元件149。例如，无源电路元件的至少60％，80％，90％，95％或99％和多达100％的面积部分相对于绝缘体结构120的第一主表面区域120-a的垂直投影被布置在绝缘体结构120的上方。
参考图5，图6a和图6b以及相关描述，第一方面包括具有以下特征的hf组件，其具有：具有至少一个集成hf器件104的块体半导体衬底102，该集成hf器被集成在块体半导体衬底102的第一主表面区域102-a中；其中块体半导体衬底还包括第二主表面区域102-b和侧面区域102-c；绝缘体结构120，其包围块体半导体衬底的侧面区域102-c，其中绝缘体结构120包括第一和第二相对的主表面区域120-a，120-b；布线层堆叠140，具有至少一个嵌入在绝缘材料144中的、结构化的布线结构或金属化层142，其中布线层堆叠140布置在块体半导体衬底102的第一主表面区域120-a上并且布置在与其邻接的、绝缘体结构120的第一主表面区域120-a上；以及载体结构130，其设置在绝缘结构120的第二主表面区域120-b上，其中，所述载体结构130和绝缘体结构120具有不同的材料。。
根据参照第一方面的第二方面，绝缘体结构120的第一主表面区域120-a与块体半导体衬底的第一主表面区域102-a被齐平地形成。
根据参照第一方面的第三方面，绝缘体结构120还布置在块体半导体衬底的第二主表面区域102-b上。
根据参照第一方面120的第四方面，绝缘结构120包括包围块体半导体衬底102的侧面区域102-c的第一材料层122，以及绝缘结构120还包括设置在第一材料层122和载体结构之间130以及块体半导体衬底102的第二主表面区域102-b和载体结构130之间的第二材料层124。。
根据参照第四方面的第五方面，第一材料层122和第二材料层124具有不同的绝缘材料或不同的绝缘材料组合物。
根据参照第一方面的第六方面，绝缘体结构120具有包围块体半导体衬底102的侧面区域102-c和第二主表面区域102-b的材料层。
根据参照第一方面的第七方面，绝缘体结构120构造为具有一个连续的、具有绝缘材料层。
根据参照第一方面的第八方面，绝缘体结构120包括具有在布线层堆叠140和载体结构130之间的支撑元件的结构化绝缘材料148。
根据参照第一方面的第九方面，绝缘体结构120具有来自一组材料中的至少一种电绝缘材料，该组材料具有苯并环丁烯，聚合物基的硼材料，玻璃钎焊，玻璃浆料，二氧化硅，氮化硅，碳，掺杂的玻璃材料，环氧基复合材料，pmma，wba，聚酰亚胺和pdms。
根据参照第一方面的第十方面，结构化金属化层142具有hf布线结构，布线层堆叠140的hf布线结构的至少80％的部分布置在绝缘结构120上方。
根据参照第一方面的第十一方面，在布线层堆叠140中布置有无源电路元件。
根据参照第十一方面的第十二方面，至少60％的无源电路元件的面积方面的部分布置在绝缘结构120的上方。
根据参照第一方面的第十三方面，逻辑块105布置在块体半导体衬底上，并且与属于逻辑块105的至少一个hf组件104形成集成的hf电路布置。
根据参照第一方面的第十四方面，载体结构130具有绝缘或半绝缘载体材料。
根据参照第一方面第十五方面，载体结构130形成为hf组件100的加强元件。
根据参照第一方面的第十六方面，块体半导体衬底具有5至50μm之间的厚度，其中绝缘体结构具有5至100μm之间的厚度，其中布线层堆叠140具有5至50μm之间的厚度，其中载体结构130具有50至300μm之间的厚度。
根据参考第一方面的第十七方面，hf组件100具有分别在侧面区域和第二主表面区域被绝缘结构120包围的多个块体半导体衬底102-a，...，102-e。
根据第十八方面，hf器件100具有第一，第二和第三，在堆叠中彼此重叠地布置的层结构120，130，140，第一层结构120包括具有集成在块体半导体衬底内的至少一个hf组件104的块体半导体衬底102和绝缘体结构120，其中第二层结构130包括具有嵌入在绝缘材料144中的、结构化的至少一个金属化层142的布线层堆叠，其被布置在块体半导体衬底102和与其邻接的绝缘体结构120处，其中所述第三层的结构是载体结构，其中所述载体结构130和所述绝缘体120结构具有不同的材料。。
根据参照第十八方面的第十九方面，至少一个hf组件104被集成在块体半导体衬底102的第一主表面区域中102-a，其中，所述块体半导体衬底102还包括第二主表面区域102-b和侧面区域102-c，其中所述绝缘结构120包围的块体半导体衬底102的侧面区域102-c，并且还设置在块体半导体衬底102的第二主表面区域102-b处，并且其中所述绝缘结构120还包括第一和第二相对的主表面区域120-a，120-b。
根据参照第十八方面的第二十方面，绝缘体结构120包括包围块体半导体衬底102的侧面区域102-c的第一材料层122，和和设置在第一材料层122和载体结构之间130以及块体半导体衬底102的第二主表面区域102-b和载体结构130之间的第二材料层124。
根据参照第十八方的面第二十一方面，绝缘体结构120具有包围块体半导体衬底102的侧面区域102-c和第二主表面区域102-b的材料层。
根据参考第十八方面的第二十二方面，结构化金属化层142具有hf布线结构，布线层堆叠140的hf布线结构的至少60％一部分布置在绝缘结构120上方。
根据参照第十八方面的第二十三方面，在布线层堆叠140中布置有无源电路元件，至少60％的无源电路元件的面积方面的部分布置在绝缘结构120的上方。
根据参考第十八方面的第二十四方面，还在块体半导体衬底102-a上布置逻辑块105，并且与属于逻辑块105的至少一个hf组件104形成集成的hf电路布置。
根据参考第十八方面的第二十五方面，hf器件100具有分别由绝缘结构120在侧面区域和第二主表面区域处包围的多个块体半导体衬底102，102-1...102-4。
实施例还可以提供一种具有用于在计算机程序在计算机或处理器上运行时执行上述方法之一的程序代码的计算机程序。本领域技术人员将容易地认识到，上述各种方法的步骤可以由编程的计算机执行。这里，一些实施例也旨在包括程序存储设备，例如，数字数据存储介质，其是机器或计算机可读的并且编码机器可执行或计算机可执行指令程序，其中指令执行上述方法的一些或全部步骤。程序存储设备可以包括，例如，数字存储，诸如磁盘和磁带的磁存储介质，硬盘驱动器或光学可读数字数据存储介质。此外，另外的实施例被计算机程序化以执行上述方法或现场可编程逻辑阵列(f)pla＝(场)可编程逻辑阵列)或(场)可编程门阵列((f)pga＝(场)可编程门阵列)，用于执行上述方法的步骤。
通过说明书和附图仅示出了本公开的基本方案。因此，应当理解，本领域技术人员可以推导出不同的布置，尽管这里没有明确描述或示出，但它们体现了本公开的原理并且包括在本公开的精神和范围内。此外，这里给出的所有例子仅仅出于教导的目的，以便支持读者理解本公开的原理和由发明人为科技的进步作出了贡献的构想，并且这些被特殊实施的实例和条件并非旨在用于限制。此外，关于本公开的原理，本公开的方面和实施例它们的具体示例涵盖其等同物。
本领域技术人员应当理解，所有局部框图表示体现公开原理的示例性电路的构想图。类似地，应当理解，任何流程图表，流程图，状态变化曲线图，伪代码等不同过程基本上表示在计算机可读介质中并且由计算机或处理器执行，不管这样的计算机或处理器是否明确地示出。
此外，以下权利要求被并入说明书，如果每个权利要求可以是本身作为单独的实施例，则其中每个权利要求可以独立地作为单独的示例性实施例。但应注意的是-虽然从属权利要求可以是指在权利要求书中以特定的组合与一种或多种其它权利要求-其它实施例中，从属权利要求与其他独立或从属权利要求的每个主题的组合也是可以被包括在内的。除非明确指出某些组合式不被考虑在内的，这些组合在本文中被提出。此外，权利要求的特征也能够被包括在其他独立权利要求中，即便权利要求没有直接引用该独立权利要求。
还应当注意，说明书或权利要求中公开的方法可以由具有用于执行这些方法的各个步骤的装置的设备来实现。
此外，应当理解，说明书或权利要求中公开的许多步骤或功能的公开不应被解释为处于特定顺序。因此，在公开的多个步骤或功能中，它们不限于特定的顺序，除非这些步骤或功能由于技术原因是不可互换的。此外，在一些示例性实施例中，单个步骤可以包括或分解成几个分部步骤。除非明确排除，否则这些分部步骤可以包括在独立的步骤内并且是该独立步骤的一部分。