实施方式涉及半导体存储装置及其制造方法。
背景技术：
近年来，提出了将存储单元三维地集成的层叠型的半导体存储装置。在这样的层叠型的半导体存储装置中，在半导体基板上设有交替地层叠有电极膜和绝缘膜的层叠体，设有将层叠体贯穿的半导体柱。并且，在每个电极膜与半导体柱的交叉部分形成存储单元。在这样的层叠型的半导体存储装置中，动作速度的提高成为课题。
技术实现要素：
本发明提供一种动作速度快的半导体存储装置及其制造方法。
技术方案的半导体存储装置具备：第1电极膜；第2电极膜组，设在上述第1电极膜上，由多片电极膜构成；第3电极膜组，在上述第1电极膜上与上述第2电极膜组隔开间隔地设置，由多片电极膜构成；半导体部件，在上述第1电极膜及上述第2电极膜组排列的第1方向上延伸；电荷蓄积部件，设在上述第1电极膜与上述半导体部件之间；第1导电膜，将上述第2电极膜组的上述多片电极膜相互连接；以及第2导电膜，将上述第3电极膜组的上述多片电极膜相互连接。
技术方案的半导体存储装置的制造方法具备：通过在沿着第1方向交替地层叠有绝缘膜及电极膜的层叠体的上表面上形成槽，将从上述上表面开始数的多片上述电极膜断开而形成第2电极膜组及第3电极膜组的工序；在上述槽的侧面上形成导电膜的工序；在上述层叠体的夹着上述槽的部分上形成沿上述第1方向延伸的孔的工序；在上述孔的内表面上形成电荷蓄积部件的工序；以及在上述孔内形成半导体部件的工序。
附图说明
图1是表示有关实施方式的半导体存储装置的立体图。
图2(a)及图2(b)是表示有关实施方式的半导体存储装置的剖视图，图2(a)表示上部选择栅极线，图2(b)表示字线。
图3是表示有关实施方式的半导体存储装置的剖视图。
图4是表示有关实施方式的半导体存储装置的存储单元的剖视图。
图5是表示有关实施方式的半导体存储装置的存储单元的剖视图。
图6(a)及图6(b)是表示有关实施方式的半导体存储装置的制造方法的剖视图。
图7(a)及图7(b)是表示有关实施方式的半导体存储装置的制造方法的剖视图。
具体实施方式
以下，对实施方式进行说明。
图1是表示有关本实施方式的半导体存储装置的立体图。
图2(a)及图2(b)是表示有关本实施方式的半导体存储装置的剖视图，图2(a)表示上部选择栅极线，图2(b)表示字线。
图3是表示有关本实施方式的半导体存储装置的剖视图。
图4及图5是表示有关本实施方式的半导体存储装置的存储单元的剖视图，表示相互正交的截面。
另外，各图是示意性的，适当夸张及省略而描绘。例如，各构成要素被描绘为比实际少且大。此外，在图间，构成要素的数量及尺寸比等并不一定一致。
有关本实施方式的半导体存储装置是层叠型的nand闪存存储器。
如图1所示，在有关本实施方式的半导体存储装置1(以下，也单称作“装置1”)中设有硅基板10。硅基板10例如由硅(si)的单晶形成。在硅基板10上设有硅氧化膜11。
以下，在本说明书中，为了说明的方便而采用xyz正交坐标系。将相对于硅基板10的上表面10a平行且相互正交的2方向设为“x方向”及“y方向”，将相对于硅基板10的上表面10a垂直的方向设为“z方向”。此外，将z方向中的从硅基板10朝向硅氧化膜11的方向也称作“上”，将其相反方向也称作“下”，但该表现也是为了方便的，与重力的方向无关。
此外，在本说明书中，所谓“硅氧化膜”，是指以硅氧化物(sio)为主成分的膜，包含硅(si)及氧(o)。关于其他的构成要素也是同样的，在构成要素的名称中包含材料名的情况下，该构成要素的主成分是该材料。此外，由于通常硅氧化物是绝缘材料，所以只要没有特别的说明，硅氧化膜就是绝缘膜。关于其他的部件也是同样的，原则上，该部件的特性反映主成分的特性。
在硅氧化膜11上，硅氧化膜12及电极膜13沿着z方向交替地层叠。由硅氧化膜11以及交替地层叠的多个硅氧化膜12及多个电极膜13形成层叠体15。层叠体15的长度方向是x方向。在y方向上层叠体15夹着的位置处设有源极电极板17。源极电极板17的下端连接在硅基板10上。电极膜13的形状是在x方向上延伸的带状，其最长的长度方向是x方向，次长的宽度方向是y方向，最短的厚度方向是z方向。
如图1、图2(a)及图2(b)、图3所示，在装置1中，设有多个层叠体15及多个源极电极板17，沿着y方向交替地排列。在层叠体15与源极电极板17之间，设有例如由硅氧化物构成的绝缘板18。被2片绝缘板18夹着的1个层叠体15构成1个块。
在层叠体15的上部的y方向中央部，设有在x方向上延伸的绝缘部件19，将从层叠体15的最上层开始数2片以上例如3片的电极膜13，在y方向上断开为2个。比其靠下层侧的电极膜13没有被绝缘部件19断开。绝缘部件19例如由硅氧化物构成。
在绝缘部件19的朝向y方向的侧面上设有导电膜25。配置在绝缘部件19的y方向两侧的2片导电膜25没有被相互连接。导电膜25在绝缘部件19的y方向两侧上与沿着z方向排列的2片以上例如3片电极膜13连接。换言之，从绝缘部件19观察配置在y方向的一方侧、沿着z方向排列的2片以上的电极膜13彼此经由导电膜25相互连接。导电膜25由硅材料或金属材料等的导电性材料形成。硅材料例如是添加了磷的多晶硅。金属材料例如是铝(al)、钨(w)或硅化钨(wsi)。
在层叠体15内的夹着绝缘部件19的部分，设有在z方向上延伸的将层叠体15贯穿的柱状部件20。在各块中，柱状部件20沿着y方向以例如8列的交错状排列，在绝缘部件19的y方向两侧例如各配置有4列。柱状部件20从绝缘部件19被隔离，在与绝缘部件19干涉的位置没有配置柱状部件20。柱状部件20的下端与硅基板10接触，上端露出到层叠体15的上表面上。如后述那样，在各柱状部件20内，设有1条硅柱30(参照图4及图5)。
在层叠体15上，设有在y方向上延伸的源极线21及多个位线22。源极线21经由插头24连接在源极电极板17的上端。此外，位线22经由插头23连接在硅柱30的上端。由此，形成(位线22－插头23－硅柱30－硅基板10－源极电极板17－插头24－源极线21)的电流路径，各硅柱30被连接到位线22与源极线21之间。
如图4及图5所示，在柱状部件20中，从中心轴朝向周面，依次设有芯部件29、硅柱30、隧道绝缘膜31、电荷蓄积膜32及块绝缘膜33。芯部件29例如由硅氧化物构成，其形状是以z方向为轴向的大致圆柱形。芯部件29配置在包括柱状部件20的中心轴的位置处。硅柱30例如由多晶硅构成，其形状在z方向上延伸，是下端闭塞的圆筒形。隧道绝缘膜31设在硅柱30的周围，电荷蓄积膜32设在隧道绝缘膜31的周围，块绝缘膜33设在电荷蓄积膜32的周围。隧道绝缘膜31、电荷蓄积膜32及块绝缘膜33的形状是以z方向为轴向的圆筒形。
隧道绝缘膜31通常为绝缘性的、但如果被施加处于装置1的驱动电压的范围内的规定的电压则会流过隧道电流的膜，例如由硅氧化物形成。电荷蓄积膜32是有储存电荷的能力的膜，例如由包含电子的陷阱点的材料构成，例如由硅氮化物(sin)构成。块绝缘膜33是即使在装置1的驱动电压的范围内被施加电压也实质上不流过电流的膜，例如由硅氧化物及高介电常数材料构成。由隧道绝缘膜31、电荷蓄积膜32及块绝缘膜33形成存储器膜35。
电极膜13例如由钨(w)等的导电性材料形成，接触在绝缘板18上。
在层叠体15中，被绝缘部件19断开的从上起2片以上的电极膜13作为上部选择栅极线sgd发挥功能，在每个上部选择栅极线sgd与柱状部件20的交叉部分，构成上部选择栅极晶体管std。沿着z方向排列了2片以上的上部选择栅极线sgd经由导电膜25被相互连接。将相同的上部选择栅极线sgd贯穿的硅柱30与相互不同的位线22连接。在绝缘部件19的y方向的两侧，由分别沿着z方向层叠的多片上部选择栅极线sgd形成电极膜组。即，绝缘部件19被配置于在y方向上相互隔开间隔配置的2个电极膜组之间。
此外，从下起1片以上的电极膜13作为下部选择栅极线sgs发挥功能，在每个下部选择栅极线sgs与柱状部件20的交叉部分，构成下部选择栅极晶体管sts。下部选择栅极线sgs及上部选择栅极线sgd以外的电极膜13作为字线wl发挥功能，在每个字线wl与柱状部件20的交叉部分，构成存储单元mc。
由此，多个存储单元mc沿着各硅柱30被串联地连接，在其两端连接着下部选择栅极晶体管sts及上部选择栅极晶体管std，形成nand串。另外，在上部选择栅极线sgd与字线wl之间、以及下部选择栅极线sgs与字线wl之间，也可以配置有电气上不发挥功能的虚拟的电极膜13。
下部选择栅极线sgs及字线wl不被绝缘部件19断开。因此，在某1条字线wl上，配置有排列在相同的高度上的2条上部选择栅极线sgd。换言之，绝缘部件19配置在排列在相同的高度上的2条上部选择栅极线sgd之间。
接着，对有关本实施方式的半导体存储装置的制造方法进行说明。
图6(a)及图6(b)、以及图7(a)及图7(b)是表示有关本实施方式的半导体存储装置的制造方法的剖视图。
首先，如图1所示，在硅基板10上形成硅氧化膜11。
接着，如图6(a)所示，在硅氧化膜11上形成沿着z方向交替地层叠着硅氧化膜12及电极膜13的层叠体15。
接着，如图6(b)所示，在层叠体15的上部，形成沿x方向延伸的槽42。槽42从层叠体15的最上层开始数贯通2片以上例如3片的电极膜13。由此，从层叠体15的最上层开始数的2片以上例如3片的电极膜13被沿着y方向断开。
接着，如图7(a)所示，在整面上堆积导电性材料，在层叠体15的上表面上及槽42的内表面上形成导电膜25。作为导电性材料而使用硅材料或金属材料。在硅材料中，可以使用例如添加了磷(p)的多晶硅。在金属材料中，可以使用例如铝(al)、钨(w)或硅化钨(wsi)。
接着，如图7(b)所示，通过从上方实施例如rie(reactiveionetching：反应性离子蚀刻)等的各向异性蚀刻，将导电膜25回蚀(etchback)。结果，导电膜25中的堆积在层叠体15的上表面上及槽42的底面上的部分被除去，堆积在槽42的侧面上的部分残留。接着，在整面上堆积例如硅氧化物等的绝缘性材料。由此，在槽42内形成绝缘部件19。此时，电极膜13中的作为配置在绝缘部件19的两侧的上部选择栅极线sgd的电极膜13，在绝缘部件19的两侧分别形成电极膜组。属于各电极膜组的多片电极膜13被导电膜25相互连接。
接着，如图4及图5所示，在层叠体15中形成沿z方向延伸的存储器孔43。存储器孔43将层叠体15贯通，到达硅基板10(参照图1)。接着，在存储器孔43的内表面上，依次形成块绝缘膜33、电荷蓄积膜32、隧道绝缘膜31、硅柱30及芯部件29。硅柱30与硅基板10连接。
接着，如图2(a)及图2(b)所示，在层叠体15中形成沿x方向延伸的狭缝44。狭缝44将层叠体15贯通而到达硅基板10(参照图1)。
接着，如图2(a)及图2(b)所示，通过在狭缝44的内表面上堆积例如硅氧化物、然后从狭缝44的底面上除去，在狭缝44的两侧面上形成绝缘板18。接着，通过在狭缝44内埋入导电性材料，在2片绝缘板18间形成源极电极板17。
接着，如图1所示，在层叠体15上形成插头23，与硅柱30连接。此外，在层叠体15上形成插头24，与源极电极板17连接。接着，形成位线22而与插头23连接，并且形成源极线21而与插头24连接。这样，制造出有关本实施方式的半导体存储装置1。
接着，对有关本实施方式的半导体存储装置1的动作进行说明。
在半导体存储装置1中，通过选择上部选择栅极线sgd，选择1个块中的y方向上的单侧的区域。此外，通过选择位线22，从该单侧的区域中选择1条硅柱30。由此，选择1条nand串。另一方面，通过选择字线wl，从该1条nand串中选择1个存储单元mc。
并且，当向所选择的存储单元mc写入数据时，通过对下部选择栅极线sgs施加截止电位，使下部选择栅极晶体管sts成为截止状态，通过对上部选择栅极线sgd施加导通电位，使上部选择栅极晶体管std成为导通状态，经由位线22及上部选择栅极晶体管std向硅柱30施加作为负极的电位，例如0v。另一方面，在字线wl上施加作为正极的电位。由此，从硅柱30经由隧道绝缘膜31向电荷蓄积膜32注入电子。结果，存储单元mc的阈值变化，数据被写入。
此外，当从所选择的存储单元mc将数据读出时，向所选择的字线wl施加读出电位，该读出电位依赖于存储单元mc的阈值来决定导通/截止，对其他字线wl施加不论存储单元mc的阈值如何都为导通状态那样的导通电位。此外，通过对下部选择栅极线sgs施加导通电位，使下部选择栅极晶体管sts成为导通状态，通过对上部选择栅极线sgd施加导通电位，使上部选择栅极晶体管std成为导通状态。由此，使得电流从位线22朝向源极线21流动。此时，由于流动的电流的大小根据所选择的存储单元mc的阈值而不同，所以通过检测该电流，能够将写入到存储单元mc中的数据读出。
进而，当从所选择的存储单元mc将数据消除时，向源极线21施加消除电位、例如20v。由此，在硅柱30内生成空穴电子对，其中的空穴被储存到硅柱30内。并且，通过对所选择的字线wl施加0v，将储存在硅柱30内的空穴经由隧道绝缘膜31向电荷蓄积膜32注入。结果，从存储单元mc将数据消除。
接着，对本实施方式的效果进行说明。
在本实施方式中，在绝缘部件19的侧面上设置导电膜25，连接在多个上部选择栅极线sgd上。由此，导电膜25成为追加的电流路径，能够减小由多个上部选择栅极线sgd及导电膜25构成的布线构造体的电阻。此外，通过将多个上部选择栅极线sgd彼此用导电膜25连接，能够向多个上部选择栅极线sgd以相同的定时可靠地施加相同的电位。结果，能够减少起因于布线延迟的误动作，使半导体存储装置1的动作速度提高。
根据以上说明的实施方式，能够实现动作速度较高的半导体存储装置及其制造方法。
说明了本发明的实施方式，但这些实施方式是作为例子提示的，并不是要限定发明的范围。这些新的实施方式能够以其他的各种各样的形态实施，在不脱离发明的主旨的范围内能够进行各种各样的省略、替换、变更。这些实施方式及其变形包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明和其等价的范围中。