本发明涉及一种半导体结构制造技术，且特别是关于存储装置的存储电容器的制造技术。
背景技术：
存储装置，例如动态随机存储(dram)装置的存储单元是利用电容器来达成。电容器的电容值较高就能够保证随存储的数据不会遗失，造成数据错误。
要提高电容器的电容值的方法，较直接的方式是增加电容器的面积。然而由于晶片上可以制作元件的面积是有其限制的。因此电容器的面积无法横向延伸而过度占用制作元件的面积。因此，增加电容器的面积会以垂直方向沿伸。如此，电容器的结构一般会是长细的柱状结构。如此导致含有柱状电容器阵列的单元区域的高度会必周围的高度高很多。
为了能够有较平坦的整体制造平面，以利于后续例如形成上电极层等结构，在单元区域的周边区域会填入牺牲材料层，但是在沉积牺牲材料层后，在通过研磨方式而得到平坦的工作平面时，由于周边区域的高度落差仍相当大，因此周边区域一般会产生凹陷，无法有效得到较平坦的工作平面。
上述问题，在垂直式电容器的制造上，是需要考虑如何避免，以期能得到较佳品质的电容式存储装置。
技术实现要素：
本发明的目的在于提供一种半导体结构及其制造方法，其可以维持周边区域的元件密度，而有效防止周边区域的凹陷。
依据一实施例，本发明提供一种半导体结构，包括结构基板，具有单元区域与周边区域。膜具层形成在该结构的基板上，覆盖该单元区域与该周边区域。在该单元区域内，多个柱状电极层形成在该膜具层中。在该周边区域内，多个虚设柱状电极层形成在该膜具层中。保护圈形成在该膜具层中，围绕该单元区域。
依据一实施例，对于所述半导体结构，其还包括支撑层在该膜具层的顶部，以支撑该多个柱状电极层。
依据一实施例，对于所述半导体结构，该结构的基板包括内连接结构以分别连接该多个柱状电极层，其中该多个柱状电极层当作多个存储单元的多个下电极层。
依据一实施例，对于所述半导体结构，其还包括上电极层分别在该多个柱状电极层上方，以及电容介电层在该多个柱状电极层与该上电极层之间。
依据一实施例，对于所述半导体结构，该保护圈包含至少内圈与外圈的两圈。
依据一实施例，对于所述半导体结构，该虚设柱状电极层是柱状凹洞结构。
依据一实施例，对于所述半导体结构，该虚设柱状电极层的该柱状凹洞结构被介电材料填满。
依据一实施例，对于所述半导体结构，该虚设柱状电极层该柱状凹洞结构维持开放空间。
依据一实施例，对于所述半导体结构，该多个柱状电极层、该虚设柱状电极层及该保护圈是由相同的导电层在该膜具层中分别形成。
依据一实施例，对于所述半导体结构，该膜具层包括多个第一柱状开口于该膜具层中，以在该多个第一柱状开口的表面形成该多个柱状电极层。多个第二柱状开口于该膜具层中，以在该多个第二柱状开口的表面形成该多个虚设柱状电极层。保护圈开口于该膜具层中，以在该保护圈开口的表面形成该保护圈。
依据一实施例，本发明提供一种制造半导体结构的方法，包括提供结构基板有单元区域与周边区域。形成膜具层在该结构基板上，覆盖该单元区域与该周边区域。在该单元区域内形成多个柱状电极层在该膜具层中。在该周边区域内，形成多个虚设柱状电极层在该膜具层中。形成保护圈在该膜具层中，围绕该单元区域。
依据一实施例，对于所述的制造半导体结构的方法，还包括形成支撑层在该膜具层的顶部，以支撑该多个柱状电极层。
依据一实施例，对于所述的制造半导体结构的方法，提供该结构的基板的步骤包括形成内连接结构以分别连接该多个柱状电极层，其中该多个柱状电极层当作多个存储单元的多个下电极层。
依据一实施例，对于所述的制造半导体结构的方法，还形成上电极层分别在该多个柱状电极层上方，以及电容介电层在该多个柱状电极层与该上电极层之间。
依据一实施例，对于所述的制造半导体结构的方法，形成该保护圈包括形成至少内圈与外圈的两圈。
依据一实施例，对于所述的制造半导体结构的方法，该虚设柱状电极层是柱状凹洞结构。
依据一实施例，对于所述的制造半导体结构的方法，该虚设柱状电极层的该柱状凹洞结构被介电材料填满。
依据一实施例，对于所述的制造半导体结构的方法，该虚设柱状电极层该柱状凹洞结构维持开放空间。
依据一实施例，对于所述的制造半导体结构的方法，使用相同的导电层，以分别形成该多个柱状电极层、该虚设柱状电极层及该保护圈在该膜具层中。
依据一实施例，对于所述的制造半导体结构的方法，形成该膜具层包括形成多个第一柱状开口于该膜具层中，以在该多个第一柱状开口的表面形成该多个柱状电极层。形成多个第二柱状开口于该膜具层中，以在该多个第二柱状开口的表面形成该多个虚设柱状电极层。形成保护圈开口于该膜具层中，以在该保护圈开口的表面形成该保护圈。
附图说明
包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。
图1为本发明所考虑的半导体结构所存在可能缺陷的剖面结构示意图；
图2为本发明所考虑的半导体结构所存在可能缺陷的剖面结构示意图；
图3为本发明所考虑的半导体剖面结构示意图；
图4为本发明所考虑的半导体剖面结构示意图；
图5为本发明所考虑的半导体上视结构示意图；以及
图6为本发明所考虑的制造半导体结构的方法的流程示意图。
附图标号说明
50:单元区域200:电容器阵列
60:周边区域202、202a:支撑层
100:晶片204:膜具层
102:元件层208:下电极层
104:内连线层210:虚设下电极层
106:插塞212:上电极层
108:基板214:电容介电层
110、110a:支撑层220:保护圈
112:下电极层230、232、246:牺牲层
114、114a、114b:牺牲层
120:电容器阵列
300:电容器
302:虚设电容器
304:保护圈
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在图式和描述中用来表示相同或相似部分。
对于传统结构，电容式的存储单元是在基板结构上所预定的单元区域内先形成膜具层(moldlayer)。接着在膜具层形成凹洞阵列以及在其凹洞表面形成下电极。而膜具层没有延伸到周围区域，因此周围区域维持在基底结构。
由于一般会利用高度来形成柱状电容器，以增加电容值，因此下电极的高度相当大，因此造成单元区域与周边区域之间很大的高度落差。
为了利于后续制作工艺的进行，虽然传统会利用牺牲层来全面覆盖单元区域与周边区域，而再利用研磨达到较接近平坦面的条件，但是除了需要很厚的牺牲层，而在研磨中也无可避免会在周边区域造成凹陷，而无法确实达到平坦面。
在解决上述问题时，可以在单元区域要形成模具层以及所需要的其它叠层时，此模具层以及其它叠层也会在周边区域形成。对于此基础结构，在单元区域与周边区域是较为平坦结构，但是在湿蚀刻过程中，周边区域仍会被溢出的蚀刻剂造成蚀刻。
于是单元区域要形成下电极的凹洞时，另外在单元区域的外围形成环绕单元区域的开口圈，当下电极层形成在凹洞的侧壁时，也同时在开口圈的侧壁形成保护圈，可以防止蚀刻剂溢出到周边区域。也就是，保护圈可以防止在单元区域要形成柱状电容器的过程中，例如蚀刻制作工艺而造成周边区域的破坏。
本案更提出凹洞阵列会涵盖单元区域与周边区域，而在单元区域与周边区域之间也形成保护圈，以围绕单元区域。在周边区域的凹洞是虚设(dummy)凹洞。因此，在单元区域要形成柱状电容器的制作工艺的一部分制作工艺或是全部制作工艺可以延伸到周边区域，其元件密度也较为平衡，有利于制造。也就是，在也形成周边区域虚设下电极层，或是虚设电容器。而单元区域与周边区域之间由保护圈围绕单元区域。
以下举一些实施例来更具体说明可能的制造缺陷，以及本发明提出的技术方案。然而，本发明部局限于所举的多个实施例。另外这些实施例之间也可以有适当的结合，而构成另外的实施例。
图1为依据本发明所考虑的半导体结构所存在可能缺陷的剖面结构示意图。参阅图1，要制造垂直式电容式的存储单元，其一般会先完成晶体管以及一些其它连接电路的制造。这些晶体管与连接电路以结构的基板108来表示，例如其以晶片100为基础，用于制造晶体管于其上。接着在晶片100上会继续形成元件层102。元件层102例如也包含晶体管的栅极结构以及其他电路。接着在元件层102例如再形成内连线层104，其例如包含一部内连线的结构，主要是垂直的插塞106，用以将晶体管或是下层的电路以垂直方式连接到上层的电容器阵列120。也就是，结构的基板108代表下层的整体电路结构。这些电路的存储单元，分别需要连接到上层的电容器。每一个存储单元的电容器用来存储所写入的电荷，代表所存储的数据。
对应电容器的后续制造，结构的基板108会区分为单元区域50以及周边区域60。电容器阵列120会形成于结构的基板上的单元区域50。于此，图1的电容器阵列120尚未制造完成，但是利用膜具层的柱状凹洞，已初步完成柱状下电极层112的雏形，以及下电极层112之间的支撑层110、110a。一般方式，先形成在结构的基板108的单元区域50上。膜具层在预计要制作电容器的位置，也形成有细长的柱状凹洞，接着在凹洞的表面形成薄的下电极层112。在现阶段，下电极层112的顶部是连接在一起，但是顶部连接的部分在后续如图2所示会磨除，而构成多个分离的下电极层112，以阵列的方式排列。
电容器阵列120是形成在结构的基板108的单元区域50上面，然而基板108的周边区域60没有元件，而有很大的高度落差。为了要在后续加工制作工艺中有较为平坦的工作面。在基板108的周边区域60上面会形成牺牲层，来补偿高度落差。其制作方式，先全面沉积牺牲层114于基板108上。此牺牲层114在周边区域60的高度会高于电容器阵列120。
图2为依据本发明所考虑的半导体结构所存在可能缺陷的剖面结构示意图。参阅图2，利用研磨制作工艺对牺牲层114进行研磨。此研磨制作工艺也会将下电极层112的顶部磨除，使得下电极层112是多个分离的阵列排列。然而由于单元区域50与周边区域60的高度落差很大，因此牺牲层114在研磨后，其位于单元区域50的牺牲层114a与下电极层112是相同的高度，然而在周边区域60的牺牲层114b仍是会有凹陷的现象。整体上，单元区域50与周边区域60之间的高度落差虽然利用牺牲层114而减少，但是仍存在难于避免的一些落差。
本发明提出有效减少单元区域50与周边区域60之间的高度落差的现象，以利于后续制作工艺的进行。
图3为依据本发明所考虑的半导体剖面结构示意图。图5为依据本发明所考虑的半导体上视结构示意图。图3是对应图5的i-i剖面线的剖面示意结构。
参阅图3以及配合参阅图5，本发明提出在基板108上形成电容器阵列120的方法以及所得到的结构，其至少可以有效维持在单元区域50与周边区域60可趋于相同高度。
在基板108上的单元区域50与周边区域60都形成膜具层204。膜具层204层用来最后形成电容器阵列200。膜具层204在单元区域50的膜具层204会形成细长的凹洞阵列，其凹洞表面分别有下电极层208。为了能后续支撑下电极层208，膜具层204中也叠置有支撑层202、202a，可以支撑下电极层208。在利用牺牲层230填入凹洞后，使用研磨制作工艺将顶部移除，而构成分离的多个下电极层208。现阶段，牺牲层230仍残留在凹洞。在相同的制作工艺中，本发明在周边区域60的膜具层204也会形成细长的凹洞阵列，其凹洞表面分别有虚设下电极层210。如牺牲层230，牺牲层236仍残留在周边区域60的凹洞内。另外，本发明还在单元区域50与周边区域60之间，在相同的制作工艺中形成保护圈220，围绕单元区域50。类似地，在单元区域50与周边区域60之间形成环状的凹洞或是凹槽而环绕单元区域50。在此凹洞或凹槽的表面也同时形成保护层，当作保护圈220。如牺牲层230，牺牲层234仍残留在环绕单元区域50的凹洞/凹槽内。
于此，保护圈220的数量可以多圈，但是至少会包含内与外的两圈。由于周边区域60利用制造电容器下电极的相同的制作工艺，也同时制造虚设的下电极，以及保护圈220，其无需增加多余的制作工艺。另外，在周边区域60的元件密度或可以维持。而能有效减少在周边区域60产生凹陷的现象。
图4为依据本发明所考虑的半导体剖面结构示意图。继续参阅图4以及配合参阅图5，在单元区域50的牺牲层230需要被移除。另外，在下电极层208外面的膜具层204也需要被移除，以暴露下电极层208的两边表面，其一般是利用湿蚀刻移除。此时，保护圈220可以增强防止蚀刻剂溢入到周边区域60，造成膜具层204在周边区域60的损坏。
然而对保护圈220与虚设下电极层210的牺牲层232、236与模具层204的对应部分，其可以移除或是保留，无需特别限制。于图4的实施例，牺牲层232、236以及模具层204的对应部分是在相同的制作工艺下也被移除，但是本发明不限于此实施例。
接着，在下电极层210的暴露表面形成电容介电层214。在电容介电层214上形成上电极层212。如此，多个电容器300以阵列的方式排列，连接到基板108中的电路元件，例如是晶体管元件，提供存储数据的功能。
对于保护圈220以及虚设下电极层210，一般不需要形成上电极层212。然而，由于保护圈220以及虚设下电极层210是浮置状态，上电极层212也可以覆盖到保护圈220以及虚设下电极层210。
也就是说，保护圈220依照制作工艺的弹性，也可以包含后续形成的部分结构，而形成保护圈304。虚设下电极层210也可以包含后续形成的部分结构，而形成虚设电容器302。实际上，保护圈220以及虚设下电极层210可以不需要具有如电容器300的完整电容器结构。以虚设下电极层210与保护圈220为基础，其后续附加形成上去的其它结构可以弹性取舍，不必特别限定。虽然图4的虚设下电极层210与保护圈220的凹洞是开放空间。然而如前述，其凹洞可以保留有残余的介电材料，例如残留的牺牲层没有被实际移除。
就实际的制造流程，电容器300的形成还会包含其它细部结构的制造，于此省略不予详细描述。本发明提出下电极层208、保护圈220以及虚设下电极层210的架构，其中保护圈220环绕下电极层208，虚设下电极层210可以增强周边区域60的元件密度，使接近单元区域50的元件密度。保护圈220可以有效防止蚀刻剂溢入到周边区域60。
就制造半导体结构的方法，其流程包含多个步骤。于步骤s100，其包含提供结构基板，有单元区域与周边区域。于步骤s102，其包含形成膜具层在该结构基板上，覆盖该单元区域与该周边区域。于步骤s104，在该单元区域内，其包含形成多个柱状电极层在该膜具层中。于步骤s106，在该周边区域内，其包含形成多个虚设柱状电极层在该膜具层中。于步骤s108，其包含形成保护圈在该膜具层中，围绕该单元区域。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。