本公开涉及半导体领域，具体来说，涉及半导体装置及其制造方法。
背景技术：
随着超大规模集成电路的迅速发展，芯片的特征尺寸(critical dimension，CD)越来越小，相应地，有限可用面积上的功能单元的密度越来越大。例如，缩减晶体管尺寸允许增加微处理器上包括的逻辑器件和存储器件的数量，从而可以制造具有更大复杂度的产品。
但是随着特征尺寸的不断改进，对半导体制作工艺的精度要求也相应地增加。例如，在制作过程中，特征尺寸的缩减和深宽比(aspect ratio,AR)的增大给蚀刻等工艺带来巨大挑战。在这种情况下，增大用于蚀刻的硬掩模层的厚度成为了业界的常用选择。
技术实现要素：
本公开的一个目的是提供一种新颖的半导体装置及其制造方法，特别地，涉及改善半导体装置的特征尺寸的精确度。
根据本公开的第一方面，提供了一种制造半导体装置的方法，该方法包括：提供衬底；在衬底上形成应力调节层；以及在应力调节层上形成硬掩模层；其中，应力调节层与硬掩模层对衬底施加相反的应力。
根据本公开的第二方面，提供了一种半导体装置，该半导体装置包括：衬底；形成在衬底上的应力调节层；以及形成在应力调节层上的硬掩模层；其中，应力调节层与硬掩模层对衬底施加相反的应力。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
图1是示出根据本公开一个实施例的半导体装置的示意性截面图。
图2是示出根据本公开一个实施例的半导体装置的制造方法的流程图。
图3A至3F是示出与图2所示的方法的部分步骤对应的半导体装置的示意性截面图。
图4A与4B是分别例示根据现有技术与根据本公开一个实施例的半导体装置中的应力的构成及影响的示意性截面图。
注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的发明并不限于附图等所公开的位置、尺寸及范围等。
具体实施方式
本申请的发明人认识到，在传统的半导体装置上，硬掩模层的存在可能对衬底产生压应力(compressive stress)，使得衬底发生形变。在特征尺寸进一步减小的情况下，硬掩模层的厚度相应增大，对衬底的压应力也会增大，使得衬底的形变更为显著。这一形变会直接影响后续的加工过程。例如，在经过光刻、图案化和蚀刻后，可能会存在特征尺寸发生偏差的情况，这将影响制品的良率。
因此，避免或消除由厚的硬掩模层产生的压应力，对于提高产品的良率有重要意义。
本申请的发明人提出了一种对硬掩模层产生的应力进行补偿的方法。该方法适合用于解决蚀刻工艺中面临的衬底形变问题。有利地，使用本公开的技术能够改善半导体装置的特征尺寸的精确度。另外，本领域技术人员均能理解，虽然下文描述的例子是针对硬掩模层产生的压应力进行补偿，但本发明也可以适用于硬掩模层对衬底施加拉应力的情形。
现在将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
图1是示出根据本公开一个实施例的半导体装置的示意性截面图。
如图1所示，半导体装置100包括衬底101。衬底101的材料的示例可以包括但不限于一元半导体材料(诸如，硅或锗等)、化合物半导体材料(诸如碳化硅、硅锗、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟)或其组合。在另一些实施方式中，衬底也可以为绝缘体上硅(SOI)、绝缘体上锗硅等各种复合衬底。本领域的技术人员应当理解，对于衬底101没有特别的限制，而是可以根据实际应用进行选择。
尽管未例示，但衬底101上/中还可以已经形成有其它构件或层，例如，栅极结构、接触孔、下层金属连线和通孔等在早期处理步骤中形成的其它构件和/或层间电介质层等。特别地，衬底101或已经形成在衬底101上的构件或层中的至少一部分需要进行蚀刻处理。
如图1所示，半导体装置100还包括形成在衬底101上的应力调节层104和以及形成在应力调节层104上的硬掩模层106。
应力调节层104和硬掩模层106都对衬底101施加应力。并且，应力调节层104和硬掩模层106对衬底101施加的应力是相反的。一般而言，应力调节层104对衬底101施加的应力类型和大小可以根据硬掩模层106对衬底101施加的应力类型和大小来确定，以尽量减小甚至抵消硬掩模层106对衬底101施加的应力。
在一些实施例中，应力调节层104对衬底101施加拉应力(tensile stress)。应力调节层104的材料的示例可以包括但不限于：氮化硅、碳化硅、硅锗等或其组合。例如，在一些实施方式中，应力调节层104可以通过沉积氮化硅薄膜和/或碳化硅薄膜并随后对其进行紫外线照射或者氮气氛围下的等离子体处理等方法制备。本领域的技术人员应当理解，应力调节层104不限于以上示例，而是可以是任意的适于对衬底产生应力的结构。
应力调节层104对衬底101施加的应力类型以及应力大小可以通过改变制备条件等工艺参数来控制。例如，在一些实施方式中，应力调节层104对衬底101施加的应力类型以及应力大小可以通过选择适合的沉积工艺和/或调节沉积工艺的工艺参数来改变。或者，在一些实施方式中，可以通过改变应力调节层104的厚度来控制对衬底101施加的应力大小。例如，一些实施例中，可以通过多次循环地执行薄膜沉积和/或等离子体处理等方式来形成具有预定厚度的应力调节层104。图1中，应力调节层104的厚度用H2表示。优选地，在一些实施例中，应力调节层104的厚度H2为但本领域的技术人员应当理解，应力调节层104的厚度H2的数值不限于此。
硬掩模层106主要用于转移光刻胶的图案，进而在蚀刻过程中将该图案转移到衬底101上。一般来说，随着技术节点进一步减小(例如，达到20nm及以下)，硬掩模层106的厚度会增大，对衬底101施加的压应力也会相应增大。
传统的硬掩模层106的材料一般可以包括但不限于：活性金属或活性金属的氧化物、氮化物、氟化物、碳化物、硼化物或其组合。特别地，在一些实施例中，可以采用由无定形碳形成的硬掩模层106。相比于其它硬掩模层，无定形碳硬掩模层具有诸多的优势：较好的透光度，易于光刻中对准；硬度较大，蚀刻选择比较高；易于去除等，对提升光刻、蚀刻工艺水平有着很大的帮助，因而近些年被广泛应用于半导体制作工艺中。
在一些实施方式中，硬掩模层106可以通过沉积和/或旋涂的方法来形成。例如，在一些实施例中，采用等离子体增强化学气相沉积工艺(PECVD)来形成硬掩模层106。其中，沉积过程可以采用100℃～400℃的高温。本领域的技术人员应当理解，硬掩模层106的种类和制备方法不限于以上示例，而是可以根据实际应用进行选择。
硬掩模层106的厚度用H1表示。随着技术节点进一步深入，例如进入20nm及以下，硬掩模层106的厚度一般会增大。在一些实施例中，硬掩模层106的厚度H1为大于或等于但本领域的技术人员应当理解，硬掩模层106的厚度H1的数值不限于此。
在一些实施例中，本申请引入的应力调节层104可以用于减小甚至消除由硬掩模层106产生的应力以及可能造成的影响。
图4A与图4B是分别例示根据现有技术与根据本公开一个实施例的半导体装置中的应力的构成及影响的示意性截面图。
图4A例示了根据现有技术的半导体装置100′中的应力情况。如图4A所示，现有技术中，硬掩模层106′一般直接形成在衬底101′上。硬掩模层106′对衬底101′施加压应力，导致衬底101′发生形变。该形变可能会导致在随后的蚀刻过程中的特征尺寸不准，即，特征尺寸的精确度发生劣化。
图4B例示了根据本公开一个实施例的半导体装置100中的应力情况。如图4B所示，硬掩模层106对衬底101施加压应力，并且应力调节层104对衬底101施加相反的拉应力。在这种情况下，应力调节层104产生的拉应力能够对硬掩模层106产生的压应力进行补偿。因此，本申请中引入的应力调节层104能够减小甚至消除衬底101的形变，进而改善特征尺寸的精确度。
本领域技术人员将容易理解，尽管图4B中例示的衬底101的形变被完全补偿，但这仅仅是一个示例。本申请对于应力调节层104的应力大小没有严格的限定，只要能够减小衬底101的形变并因此改善特征尺寸的精确度即可。
另外，在有些情况下，在衬底101的背面存在一层保护层(未例示)，而这一保护层一般也会对衬底101产生应力，例如拉应力。在这种情况下，在衬底101的背面产生的拉应力与在衬底101的正面产生的压应力对衬底101的作用效果是一致的，使得其形变更为显著。本申请引入的应力调节层104也可以对由保护层造成的形变进行补偿。在确定应力调节层104的应力大小时，可以将保护层的应力也考虑在内，使得应力调节层104能够减小甚至消除硬掩模层106和保护层二者的应力影响。
图2是示出根据本公开一个实施例的半导体装置的制造方法的流程图。图3A至3F是示出与图2所示的方法的部分步骤对应的半导体装置的示意性截面图。下面将结合图2和图3A-3F进行说明。上面结合图1所描述的内容也可以适用于对应的特征。
在步骤202，提供衬底(例如，图3A的衬底101)。
在步骤204，在衬底101上形成应力调节层104。
在一些实施例中，应力调节层104可以通过以下若干个子步骤形成。
首先，在子步骤206，在衬底101上形成中间材料层102，如图3B所示。
中间材料层102的材料的示例可以包括但不限于：氮化硅、碳化硅、硅锗等或其组合。
在一些实施方式中，可以通过以下处理中的一种或多种形成中间材料层102：亚常压化学气相沉积(SACVD)、等离子体增强化学气相沉积、低压化学气相沉积、原子层沉积、炉管生长等。
之后，在子步骤208，对中间材料层102进行应力增强处理以得到应力调节层104，如图3C所示。
在一些实施例中，可以通过从中间材料层102中包括的氮化硅或碳化硅等薄膜中去除一定含量的氢，使薄膜收缩来增加薄膜的应力。例如，在一些实施例中，可以通过对包括诸如氮化硅薄膜或碳化硅薄膜之类的中间材料层102进行紫外光照射或进行含氮的环境下的等离子体处理等来增加中间材料层102的应力。
经过应力增强处理后的中间材料层102被称为应力调节层104。其中，应力调节层104对衬底101施加应力，例如拉应力。
在一些实施例中，对中间材料层102进行的紫外光照射在320℃～430℃的温度下进行。优选地，在一些实施例中，紫外光照射在415℃的温度下进行。
在一些实施例中，对中间材料层102进行的紫外光照射的时间为5分钟～20分钟。优选地，在一些实施例中，紫外光照射的时间为20分钟。
例如，在一些实施例中，通过亚常压化学气相沉积处理，在衬底101的表面上生长氮化硅薄膜作为中间材料层102。随后，对该氮化硅薄膜进行紫外光照射。有利地，紫外光照射可以降低其中的氢原子浓度，从而增加氮化硅薄膜的拉应力。例如，在415℃的温度下对该氮化硅薄膜进行20分钟的紫外光照射后，得到应力调节层104。
此外，如上文所述，在一些实施例中，可以通过形成具有预定厚度的应力调节层104来改变其应力大小。例如，在一些实施例中，循环地沉积氮化硅薄膜层并利用等离子体轰击该氮化硅薄膜层，直至自下而上的多层氮化硅薄膜层的总厚度达到预定厚度要求。
在一些实施例中，应力调节层104的厚度可以为
可以理解的是，应力调节层104的形成方式及厚度大小不限于上述示例。本领域技术人员可以采用其它方式来在衬底101上形成应力调节层104。
在步骤210，如图3D所示，在应力调节层104上形成硬掩模层106。
在一些实施例中，硬掩模层106可以通过化学气相沉积的方法来形成。
在一些实施例中，采用等离子体增强化学气相沉积工艺来形成硬掩模层106。例如，在沉积过程，通过引入一种或者多种烃化合物的气体混合物(CxHy)，将衬底温度保持在约100℃～400℃，并对衬底施加等离子体，可以得到无定形碳硬掩模层106。此外，惰性或者反应性气体可以被添加到气体混合物中，以改进无定型碳材料的性质。
本领域技术人员容易理解，硬掩模层106的形成不限于上述的方式，可以采用其它方式来在应力调节层104上形成硬掩模层106。例如，可以利用旋涂法代替化学气相沉积来形成硬掩模层106。旋涂法易于执行并且还可改良间隙填充特征和平坦化特征。
另外，尽管这里以无定形碳硬掩模层为示例来解释硬掩模层106的形成步骤，但形成硬掩模层的材料不限于此，例如，硬掩模层106的材料还可以包括：活性金属或活性金属的氧化物、氮化物、氟化物、碳化物、硼化物或其组合。
在一些实施例中，为适应更小的特征尺寸，所形成的硬掩模层106的厚度较大。例如，在一些实施例中，硬掩模层106的厚度为大于或等于所形成的硬掩模层106会对衬底101施加明显的应力，例如压应力。
如上所述，通过使得在步骤210中形成的硬掩模层106与在步骤204中形成的应力调节层104对衬底101施加相反的应力，能够减小甚至消除衬底101的形变。
在一些实施例中，可选地，在形成硬掩模层106后可以进行步骤212，将硬掩模层106和应力调节层104图案化。
在一些实施例中，图案化处理可以通过以下若干个子步骤形成。
首先，通过光刻工艺在硬掩模层106上形成图案化的光刻胶层108，如图3E所示。光刻工艺包括将光刻胶层108暴露于具有特定波长的光，并随后对其进行显影。值得注意的是，图3E中例示的光刻胶层108的图案仅仅作为例示，本领域技术人员容易理解，光刻胶层108的图案不限于此，而是可以根据实际需求进行设计。
之后，将光刻胶层108上的图案转移到硬掩模层106和应力调节层104上，如图3F所示。
在一些实施例中，可以分别对硬掩模层106和应力调节层104进行图案转移。在这种情况下，首先利用光刻胶层108作为掩模，将光刻胶层108上的图案转移到硬掩模层106上。接着利用图案化的硬掩模层106作为掩模，将硬掩模层106上的图案转移到应力调节层104上。
或者，在一些实施例中，例如通过选择合适的蚀刻剂，对硬掩模层106和应力调节层104进行的图案转移可以在单个步骤完成。在这种情况下，利用光刻胶层108作为掩模，将光刻胶层108上的图案转移到硬掩模层106和应力调节层104上。
在一些实施例中，可选地，在完成图案化之后可以进行步骤214，利用图案化的硬掩模层106和应力调节层104对衬底101进行蚀刻。
本领域技术人员容易理解，在这里可使用任何已知的适合的蚀刻工艺，诸如湿法蚀刻、干法蚀刻(如等离子体蚀刻等)。
有利地，由于已经通过以上步骤而减小甚至消除了衬底101的形变，因此能够减少甚至避免在步骤214的蚀刻过程中的特征尺寸的偏移，从而改善其精确度。
此外，尽管图中的应力调节层104被设置成覆盖衬底101的全部，但本领域技术人员将容易理解，应力调节层104可以仅形成在与硬掩模层106配合并能够对硬掩模层106的应力进行补偿的部位。
值得注意的是，实际中的硬掩模层106和应力调节层104通常会在后续处理中被去除。实际的半导体装置可能还存在后续制造的其它步骤，而为了避免模糊本公开的要点，附图没有示出且本文也不去讨论其它步骤。
根据本公开的一个方面，提供了一种制造半导体装置的方法，该方法包括：提供衬底；在衬底上形成应力调节层；以及在应力调节层上形成硬掩模层；其中，应力调节层与硬掩模层对衬底施加相反的应力。
根据一个实施例，该方法还包括：图案化硬掩模层和应力调节层；以及利用图案化的硬掩模层和应力调节层对衬底进行蚀刻。
根据一个实施例，硬掩模层对衬底施加压应力；并且应力调节层对衬底施加拉应力。
根据一个实施例，硬掩模层包括下列材料中的一种或多种：无定形碳、金属或其氧化物、氮化物、氟化物、碳化物、硼化物。
根据一个实施例，应力调节层包括下列材料中的一种或多种：氮化硅、碳化硅、硅锗。
根据一个实施例，硬掩模层的厚度为大于或等于
根据一个实施例，应力调节层的厚度为
根据一个实施例，形成应力调节层包括：在衬底上形成中间材料层；以及对中间材料层进行应力增强处理以得到应力调节层。
根据一个实施例，通过以下处理中的一种或多种形成中间材料层：亚常压化学气相沉积、等离子体增强化学气相沉积、低压化学气相沉积、原子层沉积、炉管生长。
根据一个实施例，通过以下处理中的一种或多种对中间材料层进行应力增强处理：氮气氛围下的等离子体处理、紫外光照射。
根据一个实施例，紫外光照射在320℃～430℃的温度下进行，并且照射时间为5分钟～20分钟。
根据一个实施例，衬底的与形成硬掩模层相反的一面形成有保护层，并且应力调节层被构造为至少减小硬掩模层和保护层对衬底施加的应力。
根据本公开的一个方面，提供了一种半导体装置，该半导体装置包括：衬底；形成在衬底上的应力调节层；以及形成在应力调节层上的硬掩模层；其中，应力调节层与硬掩模层对衬底施加相反的应力。
根据一个实施例，硬掩模层对衬底施加压应力；并且应力调节层对衬底施加拉应力。
根据一个实施例，硬掩模层包括下列材料中的一种或多种：无定形碳、金属或其氧化物、氮化物、氟化物、碳化物、硼化物。
根据一个实施例，应力调节层包括下列材料中的一种或多种：氮化硅、碳化硅、硅锗。
根据一个实施例，硬掩模层的厚度为大于或等于
根据一个实施例，应力调节层的厚度为
根据一个实施例，衬底的与形成硬掩模层相反的一面形成有保护层，并且应力调节层被构造为至少减小硬掩模层和保护层对衬底施加的应力。
在说明书及权利要求中的词语“前”、“后”、“顶”、“底”、
“之上”、“之下”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。
如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在上述技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。
如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪音以及可能存在于实际的实现方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。
上述描述可以指示被“连接”或“耦合”在一起的元件或节点或特征。如在此所使用的，除非另外明确说明，“连接”意指一个元件/节点/特征与另一种元件/节点/特征在电学上、机械上、逻辑上或以其它方式直接地连接(或者直接通信)。类似地，除非另外明确说明，“耦合”意指一个元件/节点/特征可以与另一元件/节点/特征以直接的或间接的方式在机械上、电学上、逻辑上或以其它方式连结以允许相互作用，即使这两个特征可能并没有直接连接也是如此。也就是说，“耦合”意图包含元件或其它特征的直接连结和间接连结，包括利用一个或多个中间元件的连接。
另外，仅仅为了参考的目的，还可以在下面描述中使用某种术语，并且因而并非意图限定。例如，除非上下文明确指出，否则涉及结构或元件的词语“第一”、“第二”和其它此类数字词语并没有暗示顺序或次序。
还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。
在本公开中，术语“提供”从广义上用于涵盖获得对象的所有方式，因此“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。
本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其他各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。因此，本说明书和附图应当被看作是说明性的，而非限制性的。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。