半导体器件及其制造方法与流程

本公开的一方面涉及电子装置，更具体地讲，涉及一种半导体器件及其制造方法。

背景技术：

非易失性存储器装置是即使在存储器装置的电源被切断时仍保持所存储的数据的存储器装置。由于存储器单元在基板上以单层形成的二维非易失性存储器装置的集成度的改进达到其极限，近来已提出了存储器单元在基板上垂直地层叠的三维非易失性存储器装置。

三维非易失性存储器装置包括交替地层叠的层间绝缘层和栅极以及穿透层间绝缘层和栅极的沟道层。存储器单元沿着沟道层层叠。已开发了各种结构和制造方法以改进三维非易失性存储器装置的操作可靠性。然而，由于这项新技术尚处于起步阶段，所以仍有待进行许多改进。

技术实现要素：

本文的实施方式涉及具有层叠结构的稳定三维(3-d)半导体器件的改进的特性和制造方法。在一些情况下，这些半导体器件包括多个层叠的存储器单元。

根据本公开的一方面，提供了一种半导体器件，该半导体器件包括设置在基板上的层叠结构，该层叠结构具有牺牲层和绝缘层交替地层叠的第一区域以及导电层和绝缘层交替地层叠的第二区域。该半导体器件还包括设置在第一区域与第二区域之间的边界处的第一狭缝绝缘层，该第一狭缝绝缘层穿透层叠结构并在一个方向上延伸。该半导体器件还包括设置在第二区域中的多个狭缝绝缘图案，所述多个狭缝绝缘图案穿透层叠结构并沿着所述一个方向布置，其中，导电层当中的至少一个导电层在第一狭缝绝缘层与狭缝绝缘图案之间弯曲。

根据本公开的一方面，提供了一种半导体器件，该半导体器件包括：具有交替地层叠的牺牲层和绝缘层的第一层叠结构；以及具有交替地层叠的导电层和绝缘层的第二层叠结构。该半导体器件另外包括：设置在第一层叠结构与第二层叠结构之间的第一狭缝绝缘层，并且该第一狭缝绝缘层在一个方向上延伸。该半导体器件还具有穿透第二层叠结构的多个狭缝绝缘图案，所述多个狭缝绝缘图案沿着所述一个方向布置，其中，狭缝绝缘图案具有比第一狭缝绝缘层低的高度。

根据本公开的一方面，提供了一种制造半导体器件的方法，该方法包括以下步骤：在基板上形成层叠结构，该层叠结构包括交替地层叠的牺牲层和绝缘层；以及形成穿透层叠结构并在一个方向上延伸的第一狭缝绝缘层。该方法还包括以下步骤：形成穿透层叠结构并沿着所述一个方向布置的多个狭缝绝缘图案；以及形成穿透层叠结构并在所述一个方向上延伸的第二狭缝，其中，狭缝绝缘图案被设置在第一狭缝绝缘层与第二狭缝之间。该方法还包括以下步骤：通过第二狭缝利用导电层取代设置在第一狭缝绝缘层与狭缝绝缘图案之间以及狭缝绝缘图案与第二狭缝之间的牺牲层，其中，导电层当中的至少一个导电层在第一狭缝绝缘层与狭缝绝缘图案之间弯曲。

根据本公开的一方面，提供了一种制造半导体器件的方法，该方法包括以下步骤：形成层叠结构，该层叠结构包括交替地层叠的牺牲层和绝缘层；以及形成穿透层叠结构并在一个方向上延伸的第一狭缝绝缘层。该方法另外包括以下步骤：形成穿透层叠结构并沿着所述一个方向布置的多个狭缝绝缘图案；以及还形成穿透层叠结构并在所述一个方向上延伸的第二狭缝，其中，狭缝绝缘图案被设置在第一狭缝绝缘层与第二狭缝之间。该方法还包括以下步骤：通过经由第二狭缝去除牺牲层以使得设置在第一狭缝绝缘层的一侧的牺牲层保留，设置在第一狭缝绝缘层的另一侧的牺牲层被去除来形成开口。该方法还包括以下步骤：执行热处理工艺，其中，第一狭缝绝缘层和狭缝绝缘图案以不同的高度收缩；以及在所述开口中形成导电层。

附图说明

下面参照附图详细描述实施方式。所提供的实施方式不应被解释为限于本文所阐述的描述和附图。本领域的普通技术人员将理解，在不脱离下面的权利要求书中所阐述的教导的范围的情况下，可进行各种修改和改变。因此，说明书和附图应被视为例示性的而非限制性的，并且所有这些修改旨在被包括在本教导的范围内。

在附图中，为了例示清晰，尺寸可能被夸大。将理解，当元件被称为“在”两个元件“之间”时，其可以是这两个元件之间的仅有元件，或者也可存在一个或更多个中间元件。相似标号始终指代相似元件。

图1a至图1c示出了图示根据本公开的实施方式的半导体器件的结构的示图。

图2a和图2b示出了图示根据本公开的实施方式的半导体器件的结构的示图。

图3a至图6a以及图3b至图6b示出了图示根据本公开的实施方式的半导体器件的制造方法的截面图。

图7和图8示出了图示根据本公开的实施方式的存储器系统的配置的框图。

图9和图10示出了图示根据本公开的实施方式的计算系统的配置的框图。

具体实施方式

参照附图描述本公开的示例实施方式。然而，本公开的实施方式可采取许多不同的形式，并且不应被解释为限于本文所阐述的特定实施方式。提供示例实施方式以方便对通过所包括的权利要求阐述的本文的教导的彻底和完整的理解。在不脱离本教导的范围的情况下，本文所呈现的示例实施方式的特征可按照各种各样的形式采用。在附图中，为了清晰，组件的相对尺寸和组件之间的间距可能被夸大。因此，所包括的附图未必按比例绘制。贯穿附图所呈现的各种视图，附图中的相似标号指代相似的元件。

在说明书中，当元件被称为“连接”或“联接”到另一元件时，所述元件可彼此直接连接或联接，或者所述元件可在其间夹着一个或更多个中间元件的情况下彼此间接连接或联接。除非另外具体地说明，否则被称为“包括”组件的元件指示除了该元件的任何明确说明的组件之外该元件还可包括一个或更多个其它组件。

图1a至图1c示出了图示根据本公开的实施方式的半导体器件的结构的示图。具体地，图1a示出立体图，图1b示出截面图，图1c示出布局图。

参照图1a，半导体器件包括层叠结构st、第一狭缝绝缘层sli1和狭缝绝缘图案slip。另外，半导体器件还可包括第二狭缝绝缘层sli2。

层叠结构st可设置在基板(未示出)上并且可包括第一区域r1和第二区域r2。层叠结构st的第一区域r1可包括交替地层叠的牺牲层11和绝缘层12。层叠结构st的第二区域r2可包括交替地层叠的导电层13和绝缘层14。换言之，层叠结构st可包括牺牲层11和绝缘层12交替地层叠的第一层叠结构st1以及导电层13和绝缘层14交替地层叠的第二层叠结构st2。

这里，牺牲层11可以是相对于绝缘层12具有高蚀刻选择比的层。例如，牺牲层11可以是介电层。牺牲层11可以是氮化物层，绝缘层12可以是氧化物层。导电层13可以是字线、选择线、导电焊盘等，并且可包括诸如钨的金属。

第一狭缝绝缘层sli1在第一方向i-i’上延伸并穿透层叠结构st。第一狭缝绝缘层sli1可设置在第一区域r1与第二区域r2之间的边界处，并且可将第一区域r1和第二区域r2彼此空间隔离和电隔离。换言之，第一狭缝绝缘层sli1可设置在第一层叠结构st1与第二层叠结构st2之间，并且第一狭缝绝缘层sli1可将第一层叠结构st1和第二层叠结构st2彼此空间隔离和电隔离。另选地，第一狭缝绝缘层sli1可设置在第一区域r1与第二区域r2之间的边界处，并且可将牺牲层11和导电层13彼此隔离。

狭缝绝缘图案slip可设置在层叠结构st的第二区域r2中，穿透层叠结构st，并且沿着第一方向i-i’布置。如所示，多个狭缝绝缘图案slip被布置为使得它们的中心在i-i’方向上对齐。在其它实施方式中，多个狭缝绝缘图案slip可在第二方向ii-ii’上偏移以具有交错布置。第二方向ii-ii’与第一方向i-i’交叉。狭缝绝缘图案slip可与第一狭缝绝缘层sli1相邻和/或平行设置。

第二狭缝绝缘层sli2设置在层叠结构st的第二区域r2中，穿透层叠结构st，并且在第一方向i-i’上延伸。第二狭缝绝缘层sli2可平行于第一狭缝绝缘层sli1延伸，并且狭缝绝缘图案slip可设置在第一狭缝绝缘层sli1与第二狭缝绝缘层sli2之间。例如，第一狭缝绝缘层sli1、狭缝绝缘图案slip和第二狭缝绝缘层sli2可全部在第二方向ii-ii’上彼此相邻和/或彼此平行。

参照图1b，导电层13当中的一个或更多个导电层13l和13u可部分地弯曲。例如，一个或更多个最上导电层13u和一个或更多个最下导电层13l可部分地弯曲。即，导电层13当中的一些导电层13l和13u可具有部分地弯曲的结构，其它导电层13可具有平坦的板结构。

一个或更多个导电层13u和13l可在第一狭缝绝缘层sli1与狭缝绝缘图案slip之间弯曲。换言之，一个或更多个导电层13u和13l在第二狭缝绝缘层sli2与狭缝绝缘图案slip之间平行于基板，在第一狭缝绝缘层sl1与狭缝绝缘图案slip之间相对于基板以预定角度弯曲。例如，导电层13当中的第一导电层13l可在第一狭缝绝缘层sli1与狭缝绝缘图案slip之间向上弯曲，设置在比第一导电层13l高的水平处的第二导电层13u可在第一狭缝绝缘层sli1与狭缝绝缘图案slip之间向下弯曲。

一个或更多个导电层13l和13u的部分弯曲可能是由于第一狭缝绝缘层sli1与狭缝绝缘图案sli1之间的高度差而导致的。例如，由于制造工艺中的周围环境之间的差异所导致的绝缘层之间的收缩率的差异，狭缝绝缘图案slip可具有比第一狭缝绝缘层sli1低的高度。对于一些实施方式，第一狭缝绝缘层sli1和/或狭缝绝缘图案slip的收缩是由制造工艺期间发生的热处理工艺导致的。因此，一个或更多个导电层13l和13u的部分弯曲可能是由于第一狭缝绝缘层sli1的不对称收缩、第一狭缝绝缘层sli1与狭缝绝缘图案slip之间的收缩率的差异、或者这两个因素的组合而导致的。

另外，狭缝绝缘图案slip可具有与第二狭缝绝缘层sli2基本上相同的高度。例如，狭缝绝缘图案slip和第二狭缝绝缘层sli2可在制造工艺期间具有彼此相似的周围环境，因此可具有彼此相似的收缩率。结果，导电层13在狭缝绝缘图案slip与第二狭缝绝缘层sli2之间不弯曲，而是可维持平坦状态。

参照图1c，牺牲层11设置在第一狭缝绝缘层sli1的一侧，导电层13设置在第一狭缝绝缘层sli1的另一侧。另外，各个牺牲层11和各个导电层13设置在相同的水平处。因此，设置在相同的水平处的牺牲层11和导电层13通过第一狭缝绝缘层sli1彼此隔离。

各个导电层13包括设置在第一狭缝绝缘层sli1与狭缝绝缘图案slip之间的第一部分a、设置在狭缝绝缘图案slip与第二狭缝绝缘层sli2之间的第二部分b以及在第一方向i-i’上设置在狭缝绝缘图案slip之间的第三部分c。这里，第一部分a是在第一方向i-i’上延伸的线形图案，第二部分b是在第一方向i-i’上延伸的线形图案，第三部分c是将第一部分a和第二部分b彼此联接的岛形图案。因此，各个导电层13可具有梯形。另外，当导电层13是字线或选择线时，第二部分b可用作电流实质上流过的主路径，即，实质上传输偏压的主路径。

根据实施方式，导电层13可通过在蚀刻剂被引入到第二狭缝sl2中时去除牺牲层，然后在去除了牺牲层的区域中填充导电材料来形成。另外，第一狭缝绝缘层sli1与狭缝绝缘图案slip之间的空间、狭缝绝缘图案slip之间的空间以及狭缝绝缘图案slip与第二狭缝sl2之间的空间用作在制造工艺中利用导电层13取代牺牲层的路径(参见箭头)。因此，由于牺牲层被充分地去除，所以将确保具有足够宽度的路径。为此，将适当地调节第一狭缝绝缘层sli1在第二方向ii-ii’上的宽度、狭缝绝缘图案slip在第一方向i-i’上的长度、第二狭缝sl2在第二方向ii-ii’上的宽度、层之间的距离或高度等。

作为示例，当狭缝绝缘图案slip在第一方向i-i’上的长度e较长时，夹在第一狭缝绝缘层sli1与狭缝绝缘图案slip之间的牺牲层可能未被完全或充分地去除。因此，狭缝绝缘图案slip的长度e相对减小，以使得夹在第一狭缝绝缘层sli1与狭缝绝缘图案slip之间的牺牲层被完全或充分地去除。例如，狭缝绝缘图案slip被设计为使得狭缝绝缘图案slip之间的距离d等于或大于各个狭缝绝缘图案slip的长度e(d≥e)。

作为另一示例，当牺牲层变得更远离第二狭缝sl2时，牺牲层可能未被完全去除。因此，狭缝绝缘图案slip与第二狭缝sl2之间的距离h相对减小，以使得相对远离第二狭缝sl2设置的牺牲层也可被去除。例如，狭缝绝缘图案slip被设计为使得狭缝绝缘图案slip与第二狭缝sl2之间的距离h小于第一狭缝绝缘层sl1与狭缝绝缘图案slip之间的距离f和/或小于狭缝绝缘图案slip的宽度g(f>h和/或g>h)。

作为另一示例，当第一狭缝绝缘层sli1与狭缝绝缘图案slip之间的距离较窄时，蚀刻剂没有被充分地引入到第一狭缝绝缘层sli1与狭缝绝缘图案slip之间。因此，第一狭缝绝缘层sli1与狭缝绝缘图案slip之间的牺牲层可能未被完全去除。因此，第一狭缝绝缘层sli1与狭缝绝缘图案slip之间的距离相对增大，以使得蚀刻剂可被充分地引入第一狭缝绝缘层sli1与狭缝绝缘图案slip之间。例如，狭缝绝缘图案slip被设计为使得第一狭缝绝缘层sli1与狭缝绝缘图案slip之间的距离f大于狭缝绝缘图案slip的宽度和/或大于狭缝绝缘图案slip与第二狭缝sl2之间的距离h(f>g、f>h和/或f>g>h)。

根据上述结构，导电层13弯曲的区域可被控制在第一狭缝绝缘层sli1与狭缝绝缘图案slip之间。因此，可防止实质上传输电流或偏压的第二部分b弯曲。

图2a和图2b示出了图示根据本公开的实施方式的半导体器件的结构的示图。图2a是截面图，图2b是图2a的互连区域ic的布局。以下，上面已经描述的内容的描述将被省略。

参照图2a，根据本公开的实施方式的半导体器件可具有外围电路区域peri设置在单元区域cell下方的结构。这里，单元区域cell可包括：设置在第一基板20上的层叠结构st；沟道结构ch、第一线29、第一狭缝绝缘层sli1和互连器28。

层叠结构st包括交替地层叠的导电层21和绝缘层22。另外，层叠结构st可包括留在层叠结构st的部分区域中的牺牲层23。因此，层叠结构st包括在层叠结构st的一个部分区域中交替地层叠的牺牲层23和绝缘层22，并且包括在层叠结构st的另一部分区域中交替地层叠的导电层21和绝缘层22。另外，狭缝绝缘层24可夹在牺牲层23与导电层21之间。

作为示例，至少一个最上导电层21可以是漏极选择线，至少一个最下导电层21可以是源极选择线，其它导电层21可以是字线。根据这种结构，至少一个源极选择晶体管、多个存储器单元和至少一个漏极选择晶体管串联连接以构成一个存储器串。另外，第一基板20可包括源极层或源极区域。

作为另一示例，至少一个最上导电层21可以是选择线，其它导电层21可以是字线，第一基板20可以是管栅极。根据这种结构，至少一个源极选择晶体管、多个源极侧存储器单元、至少一个管式晶体管、多个漏极侧存储器单元和至少一个漏极选择晶体管串联连接以构成一个存储器串。

层叠结构st可包括单元阵列区域ca和互连区域ic。包括层叠的存储器单元的存储器串可设置在单元阵列区域ca中。互连区域ic是对各个导电层21施加偏压的区域。互连区域ic可按照台阶的形状构图，以暴露各个导电层21。例如，分别连接到导电层21的诸如接触插塞(未示出)的互连可设置在互连区域ic中。

沟道结构ch设置在单元阵列区域ca中并穿透层叠结构st。例如，沟道结构ch穿透层叠结构st中导电层21和绝缘层22交替地层叠的区域，并且沟道结构ch连接到包括在基板20中的源极层或源极区域。沟道结构ch包括沟道层26以及包围沟道层26的侧壁的数据存储层25，并且间隙填充绝缘层27可填充在沟道层26中。

互连器28可设置在单元阵列区域ca中或互连区域ic中，并且互连器28可穿透层叠结构st以将上线29和下线32彼此电联接。例如，互连器28可以是接触插塞或者可以是导电层。互连器28穿透层叠结构st中牺牲层23和绝缘层22交替地层叠的区域。这里，由于牺牲层23由非导电材料形成，所以互连器28通过牺牲层23与导电层21绝缘。另外，互连器28可穿透设置在层叠结构st下方的第一基板20。当第一基板20包括多晶硅层等时，绝缘层24可被夹在互连器28与第一基板20之间以防止互连器28与第一基板20之间的电连接。

外围电路区域peri可包括第二基板30、晶体管、第二线32和接触插塞36。第二基板30可以是包括硅(si)、锗(ge)和/或其它合适的半导体的半导体基板。第二线32可设置在第二基板30与层叠结构st之间，并且可设置在第一基板20与第二基板30之间的绝缘层31中。晶体管可包括栅极33以及在第二基板30中的结34，并且结34和第二线可通过接触插塞36电连接。另外，第二基板30可包括器件隔离层35。

参照图2b，层叠结构st的互连区域ic可包括第一狭缝绝缘层sli1、狭缝绝缘图案slip和第二狭缝绝缘层sli2。另外，层叠结构st的互连区域ic还可包括第三狭缝绝缘层sli3。另外示出了穿过交替地层叠的牺牲层23和绝缘层22(可见于图2a)的互连器28。

这里，第一狭缝绝缘层sli1将导电层21和绝缘层22交替地层叠的第二区域r2与牺牲层23和绝缘层22交替地层叠的第一区域r1彼此隔离。对于所示的实施方式，第一狭缝绝缘层sli1具有闭合曲线形状的横截面，并且第一区域r1被设置在具有闭合曲线形状的第一狭缝绝缘层sli1中。

第三狭缝绝缘层sli3可被设置在第二区域r2中，穿透层叠结构st，并且在第一方向i-i’上延伸。这里，第二狭缝绝缘层sli2设置在狭缝绝缘图案slip与第三狭缝绝缘层sli3之间。此外，第二狭缝绝缘层sli2可设置在第二区域r2中，穿透层叠结构st，并且在一个方向上延伸。这里，狭缝绝缘图案slip设置在第一狭缝绝缘层sli1与第二狭缝绝缘层sli2之间。在实施方式中，多个导电层21当中的至少一个导电层21可在第一狭缝绝缘层sli1与狭缝绝缘图案slip之间部分地弯曲，并且可在其它区域中具有平坦结构。例如，至少一个导电层21可在第一狭缝绝缘层sli1与狭缝绝缘图案slip之间相对于第一基板20以预定角度弯曲，并且可在第二狭缝绝缘层sli2与狭缝绝缘图案slip之间以及第三狭缝绝缘层sli3与第二狭缝绝缘层sli2之间平行于第一基板20。

图3a至图6a以及图3b至图6b是图示根据本公开的实施方式的半导体器件的制造方法的截面图。图3a至图6a中的每一个是互连区域ic的截面图，图3b至图6b中的每一个是单元阵列区域ca的截面图。以下，上面已经描述的内容的描述将被省略。

作为参考，在图3a至图6a中的每一个中，设置在层叠结构st的下部的牺牲层41a至41c和绝缘层42a至42c由“l”指代，设置在层叠结构st的上部的牺牲层41a至41c和绝缘层42a至42c由“u”指代，设置在层叠结构st的中部的牺牲层41a至41c和绝缘层42a至42c由“m”指代。另外，在图3b至图6b中的每一个中，为了描述方便，仅图示了一些水平处的层叠结构st。

参照图3a和图3b，形成了牺牲层41a至41c和绝缘层42a至42c交替地层叠的层叠结构。这里，牺牲层41a至41c可由相对于绝缘层42a至42c具有高蚀刻选择比的材料形成。例如，牺牲层41a至41c可以是氮化物层，并且绝缘层42a至42c可以是氧化物层。

另外，形成了穿透层叠结构st的沟道结构ch。例如，在形成穿透层叠结构st的孔之后，在该孔中形成第一存储器层m。随后，在第一存储器层m中形成沟道层53和间隙填充绝缘层54。这里，第一存储器层m可包括隧道绝缘层、数据存储层和电荷阻挡层中的至少一个。数据存储层可包括硅、氮化物、浮栅、电荷捕获材料、纳米点、相变材料、可变电阻材料等。例如，第一存储器层m可包括包围沟道层ch的侧壁的隧道绝缘层52以及包围隧道绝缘层52的数据存储层51。另外，当数据存储层51的部分厚度在下一工艺中被氧化时，数据存储层51可具有足够的厚度。

另外，形成穿透层叠结构st的第一狭缝绝缘层43a、狭缝绝缘图案43b和第三狭缝绝缘层43c。这里，第一狭缝绝缘层43a、狭缝绝缘图案43b和第三狭缝绝缘层43c可同时形成或依次形成。另外，第一狭缝绝缘层43a、狭缝绝缘图案43b和第三狭缝绝缘层43c可包括氧化物。

第一狭缝绝缘层43a可具有在一个方向上延伸的线形。各个狭缝绝缘图案43b可具有岛形，并且多个狭缝绝缘图案43b可沿着所述一个方向按照预定距离布置。第三狭缝绝缘层43c可具有在所述一个方向上延伸的线形并且平行于第一狭缝绝缘层43a延伸。

例如，在形成穿透层叠结构st的第一狭缝sl1之后，可通过在第一狭缝sl1中填充绝缘层来形成第一狭缝绝缘层43a、狭缝绝缘图案43b和第三狭缝绝缘层43c。第一狭缝绝缘层43a、狭缝绝缘图案43b和第三狭缝绝缘层43c可被形成为完全填充在第一狭缝sl1中，或者可被形成为包括空的空间，例如，空隙v。

第一狭缝绝缘层43a、狭缝绝缘图案43b和第三狭缝绝缘层43c可被布置为使得狭缝绝缘图案43b与第三狭缝绝缘层43c之间的距离比第一狭缝绝缘层43a与狭缝绝缘图案43b之间的距离宽。因此，可确保狭缝绝缘图案43b与第三狭缝绝缘层43c之间要形成第二狭缝的空间。

为了确保在后续工艺中将通过其去除牺牲层41a至41c的具有足够宽度的路径，狭缝绝缘图案43b被形成为使得相比之下各个狭缝绝缘图案43b具有相对短的长度并且相邻的狭缝绝缘图案43b具有相对宽的距离。

还形成了穿透层叠结构st的第二狭缝sl2。这里，第二狭缝sl2设置在狭缝绝缘图案43b与第三狭缝绝缘层43c之间。因此，狭缝绝缘图案43b设置在第一狭缝绝缘层43a与第二狭缝sl2之间。另外，牺牲层41a至41c通过第二狭缝sl2暴露。

参照图4a和图4b，通过去除通过第二狭缝sl2暴露的牺牲层41a至41c来形成开口op。通过去除设置在第一狭缝绝缘层43a的一侧的牺牲层41a至41c来形成开口op。设置在第一狭缝绝缘层43a的另一侧的牺牲层41a至41c保持不变。因此，第一狭缝绝缘层43a在互连区域ic中通过开口op暴露。另外，沟道结构ch在单元阵列区域ca中通过开口op暴露。在一个实施方式中，在形成开口op时，设置在第一狭缝绝缘层43a与狭缝绝缘图案43b之间以及狭缝绝缘图案43b与第二狭缝sl2之间的牺牲层被去除。

在示例中，通过第二狭缝sl2引入的蚀刻剂选择性地蚀刻夹在狭缝绝缘图案43b与第二狭缝sl2之间的牺牲层41a至41c，并且选择性地蚀刻夹在狭缝绝缘图案43b之间的牺牲层41a至41c。另外，当通过狭缝绝缘图案43b之间的空间引入蚀刻剂时，夹在第一狭缝绝缘层43a与狭缝绝缘图案43b之间的牺牲层41a至41c被选择性地蚀刻。此时，如参照图1c所描述的，减小狭缝绝缘图案43b的长度，并且确保狭缝绝缘图案43b之间的空间，以使得夹在第一狭缝绝缘层43a与狭缝绝缘图案43b之间的牺牲层41a至41c可被完全或充分地去除。这里，术语“充分地去除”意指牺牲层41a至41c被去除到狭缝绝缘图案43b的收缩不受牺牲层41a至41c的留在第一狭缝绝缘层43a与狭缝绝缘图案43b之间的任何部分影响的程度。

因此，狭缝绝缘图案43b的两侧和第三狭缝绝缘层43c的两侧的牺牲层41a至41c全部被去除。另一方面，第一狭缝绝缘层43a的一侧的牺牲层41a至41c保留，并且开口op存在于第一狭缝绝缘层43a的另一侧。即，第一狭缝绝缘层43a具有不对称的周围环境。

参照图5a和图5b，通过开口op暴露的第一存储器层m被氧化至部分厚度，从而形成第一电荷阻挡层55。例如，数据存储层51被氧化至部分厚度，从而形成第一电荷阻挡层55。因此，数据存储层51的外表面不平整。

在这种情况下，在执行用于形成第一电荷阻挡层55的氧化工艺的过程中，第一狭缝绝缘层43a、狭缝绝缘图案43b和第三狭缝绝缘层43c可能在执行用于形成第一电荷阻挡层55的氧化工艺的过程中收缩。作为示例，由于第一狭缝绝缘层43a的一侧由留在这一侧的牺牲层41a至41c支撑，所以与第一狭缝绝缘层43a的与牺牲层41a至41c接触的部分相比，第一狭缝绝缘层43a的与开口op接触的部分可收缩更多。因此，第一狭缝绝缘层43a可不对称地收缩。作为另一示例，第一狭缝绝缘层43a和狭缝绝缘图案43b可利用不同的收缩率来收缩。由于狭缝绝缘图案43b在其两侧具有开口op，所以与仅在其一侧具有开口op的第一狭缝绝缘层43a相比，狭缝绝缘图案43b可收缩更多。因此，与第一狭缝绝缘层43a相比，狭缝绝缘图案43b可具有较低的高度。由于第三狭缝绝缘层43c在其两侧具有开口op，所以与第一狭缝绝缘层43a相比，第三狭缝绝缘层43c可收缩更多。因此，与第一狭缝绝缘层43a相比，第三狭缝绝缘层43c可具有较低的高度。

如上所述，当第一狭缝绝缘层43a、狭缝绝缘图案43b和第三狭缝绝缘层43c收缩时，连接到第一狭缝绝缘层43a、狭缝绝缘图案43b和第三狭缝绝缘层43c的绝缘层42a至42c可部分地弯曲。另外，限定在绝缘层42a至42c之间的开口op也可部分地弯曲。例如，第一狭缝绝缘层43a与狭缝绝缘图案43b之间的绝缘层42a至42c和开口op可弯曲。狭缝绝缘图案43b与第二狭缝sl2之间的绝缘层42a至42c和开口op可维持平坦结构。第三狭缝绝缘层43c与第二狭缝sl2之间的绝缘层42a至42c和开口op可维持平坦结构。

在一些情况下，用于形成第一电荷阻挡层55的氧化工艺可被省略。在这种情况下，绝缘层42a至42c和开口op可维持平坦结构。

简要参照图6a和图6b所示的实施方式，在开口op中形成导电层44a至44c之后，在第二狭缝sl2中形成第二狭缝绝缘层46。

再参照图5a和图5b，当执行氧化工艺时，导电层44a至44c形成在部分弯曲的开口op中，因此，导电层44a至44c当中的至少一个导电层也可具有部分弯曲的结构。例如，导电层44a至44c当中的至少一个最下导电层44a可如所示在第一狭缝绝缘层43a与狭缝绝缘图案43b之间向上弯曲，并且导电层44a至44c当中的至少一个最上导电层44a可如所示在第一狭缝绝缘层43a与狭缝绝缘图案43b之间向下弯曲。其它导电层44b可具有平坦结构。

如果图5a和图5b的氧化工艺被省略，则绝缘层42a至42c和开口op可由于高温工艺而弯曲。例如，可在形成导电层44a至44c之前另外形成第二存储器层45，并且在此过程中可执行高温工艺。这里，各个第二存储器层45可包括隧道绝缘层、数据存储层和电荷阻挡层(可以是第二电荷阻挡层)中的至少一个。例如，第二电荷阻挡层包括诸如氧化铝(al2o3)层的高介电常数材料。因此，在另外形成第二存储器层45的过程中，第一狭缝绝缘层43a、狭缝绝缘图案43b和第三狭缝绝缘层43c可如参照图5a所述收缩。另外，绝缘层42a至42c和开口op可部分地弯曲，并且至少一个导电层44a至44c可部分地弯曲。

根据上述制造方法，调节狭缝绝缘图案43b的长度以及狭缝绝缘图案43b之间的距离以使得第一狭缝绝缘层43与狭缝绝缘图案43b之间的牺牲层41a至41c可被完全或充分地去除。因此，尽管第一狭缝绝缘层43a和狭缝绝缘图案43b在高温工艺中收缩，并且因此，至少一个导电层44a至44c部分地弯曲，可在第一狭缝绝缘层43a与狭缝绝缘图案43b之间限定弯曲区段。在这种情况下，可防止导电层44a至44c当中主要传输偏压的部分(即，狭缝绝缘图案43b与第二狭缝绝缘层46之间的区域)弯曲。

图7示出了图示根据本公开的实施方式的存储器系统1000的配置的框图。

参照图7，存储器系统1000包括存储器装置1200和控制器1100。

存储器装置1200用于存储具有各种数据格式的数据信息，例如文本、图形和软件代码。存储器装置1200可以是非易失性存储器。另外，存储器装置1200可具有参照图1a至图6b所描述的结构，并且可根据参照图1a至图6b所描述的制造方法来制造。在实施方式中，存储器装置1200可包括：设置在基板上的层叠结构，该层叠结构包括牺牲层和绝缘层交替地层叠的第一区域以及导电层和绝缘层交替地层叠的第二区域；设置在第一区域与第二区域之间的边界处的第一狭缝绝缘层，该第一狭缝绝缘层穿透层叠结构并在一个方向上延伸；以及设置在第二区域中的多个狭缝绝缘图案，所述多个狭缝绝缘图案穿透层叠结构并沿着所述一个方向布置，其中，导电层当中的至少一个导电层在第一狭缝绝缘层与狭缝绝缘图案之间弯曲。存储器装置1200的结构和制造方法已在上面参照前面的附图进行了描述。

控制器1100连接到主机和存储器装置1200，并且被配置为响应于来自主机的请求访问存储器装置1200。例如，控制器1100被配置为控制存储器装置1200的读、写、擦除和后台操作。

控制器1100被示出为包括随机存取存储器(ram)1110、中央处理单元(cpu)1120、主机接口1130、纠错码(ecc)电路1140和存储器接口1150。在其它实施方式中，或者在商业实现方式中，控制器1100可包括图7中未具体描绘的附加组件。

ram1110可用作cpu1120的操作存储器、存储器装置1200与主机之间的高速缓冲存储器或者存储器装置1200与主机之间的缓冲存储器。在一些实施方式中，ram1110可被静态随机存取存储器(sram)、只读存储器(rom)或者另一种形式的存储器代替。

cpu1120被配置为控制控制器1100的总体操作。例如，cpu1120被配置为操作存储在ram1110中的诸如闪存转换层(ftl)的固件。

主机接口1130被配置为与主机接口。例如，控制器1100使用诸如通用串行总线(usb)协议、多媒体卡(mmc)协议、外围组件互连(pci)协议、pci-express(pci-e)协议、高级技术附件(ata)协议、串行ata协议、并行ata协议、小型计算机小型接口(scsi)协议、增强型小型磁盘接口(esdi)协议、集成驱动电子器件(ide)协议和/或专用协议的各种接口协议中的至少一种与主机通信。

ecc电路1140被配置为使用纠错码(ecc)来检测并纠正包括在从存储器装置1200读取的数据中的错误。

存储器接口1150可被配置为与存储器装置1200接口。例如，存储器接口1150包括nand接口或nor接口。

对于一些实施方式，控制器1100还可包括用于暂时地存储数据的缓冲存储器(未示出)。这里，缓冲存储器可用于暂时地存储通过主机接口1130传送到其它装置的数据或者通过存储器接口1150从存储器装置1200传送的数据。控制器1100还可包括存储用于与主机接口的代码数据的rom。

如上所述，根据本公开的实施方式的存储器系统1000包括具有改进的集成度和改进的特性的存储器装置1200。因此，可改进存储器系统1000的集成度和特性。

图8示出了图示根据本公开的实施方式的存储器系统1000’的配置的框图。以下，上面已经描述的组件的重复描述将被省略。

参照图8，根据本公开的实施方式的存储器系统1000’包括存储器装置1200’和控制器1100。控制器1100包括ram1110、cpu1120、主机接口1130、ecc电路1140、存储器接口1150等。

存储器装置1200’可以是非易失性存储器。另外，存储器装置1200’可具有参照图1a至图6b所描述的结构，并且可根据参照图1a至图6b所描述的制造方法来制造。在实施方式中，存储器装置1200’可包括设置在基板上的层叠结构。该层叠结构包括：牺牲层和绝缘层交替地层叠的第一区域；导电层和绝缘层交替地层叠的第二区域；设置在第一区域与第二区域之间的边界处的第一狭缝绝缘层，该第一狭缝绝缘层穿透层叠结构并在一个方向上延伸；以及设置在第二区域中的多个狭缝绝缘图案，所述多个狭缝绝缘图案穿透层叠结构并沿着所述一个方向布置，其中，导电层当中的至少一个导电层在第一狭缝绝缘层与狭缝绝缘图案之间弯曲。对于各种实施方式，存储器装置1200’的结构和制造方法与上面所描述的相同，因此，这里将省略其详细描述。

存储器装置1200’可以是包括多个存储器芯片的多芯片封装。多个存储器芯片可被分成多个组，它们被配置为经由第一至第k通道(ch1至chk)与控制器1100通信。另外，包括在一个组中的存储器芯片可被配置为经由公共通道与控制器1100通信。对于实施方式，存储器系统1000’可被修改，使得一个存储器芯片连接到一个通道。

如上所述，根据本公开的实施方式的存储器系统1000’包括具有改进的集成度和改进的特性的存储器装置1200’。因此，可改进存储器系统1000’的集成度和特性。具体地，存储器装置1200’被配置成多芯片封装，以使得可增加存储器系统1000’的数据存储容量并且改进存储器系统1000’的操作速度。

图9示出了图示根据本公开的实施方式的计算系统2000的配置的框图。以下，上面已经描述的组件的重复描述将被省略。

参照图9，计算系统2000被示出为包括存储器装置2100、cpu2200、ram2300、用户接口2400、电源2500和系统总线2600。在其它实施方式中，或者在商业实现方式中，计算系统2000可包括图9中未具体描绘的附加组件。

存储器装置2100存储通过用户接口2400提供的数据、由cpu2200处理的数据等。另外，存储器装置2100通过系统总线2600电连接到cpu2200、ram2300、用户接口2400、电源2500等。例如，存储器装置2100可通过控制器(未示出)连接到系统总线2600或者直接连接。当存储器装置2100直接连接到系统总线2600时，控制器的功能可由cpu2200、ram2300等执行。

这里，存储器装置2100可以是非易失性存储器。另外，存储器装置2100可具有参照图1a至图6b所描述的结构，并且可根据参照图1a至图6b所描述的制造方法来制造。在实施方式中，存储器装置2100可包括：设置在基板上的层叠结构，该层叠结构包括牺牲层和绝缘层交替地层叠的第一区域以及导电层和绝缘层交替地层叠的第二区域；设置在第一区域与第二区域之间的边界处的第一狭缝绝缘层，该第一狭缝绝缘层穿透层叠结构并在一个方向上延伸；以及设置在第二区域中的多个狭缝绝缘图案，所述多个狭缝绝缘图案穿透层叠结构并沿着所述一个方向布置，其中，导电层当中的至少一个导电层在第一狭缝绝缘层与狭缝绝缘图案之间弯曲。存储器装置2100的结构和制造方法与上面所描述的相同，因此，这里将不再重复其详细描述。

存储器装置2100可以是包括如上面参照图8所描述的多个存储器芯片的多芯片封装。

如上所述，计算系统2000被配置成计算机、超移动pc(umpc)、工作站、上网本、个人数字助理(pda)、便携式计算机、网络平板、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(pmp)、便携式游戏机、导航装置、黑匣子、数码相机、3维电视、数字音频记录仪、数字音频播放器、数字图像记录仪、数字图像播放器、数字视频记录仪、数字视频播放器、用于在无线环境中通信信息的装置、构成家庭网络的各种电子装置之一、构成计算机网络的各种电子装置之一、构成远程信息网络的各种电子装置之一、rfid装置或者包括cpu和存储器的任何电子装置。

如上所述，根据本公开的实施方式的计算系统2000包括具有改进的集成度和改进的特性的存储器装置2100。因此，可改进计算系统2000的集成度和特性。

图10示出了图示根据本公开的实施方式的计算系统3000的框图。

参照图10，计算系统3000包括具有操作系统3200、应用3100、文件系统3300、转换层3400等的软件层。另外，计算系统3000包括存储器装置3500等的硬件层。

操作系统3200可管理计算系统3000的软件资源、硬件资源等，并且控制中央处理单元的程序执行。应用3100是在计算系统3000上运行的各种应用程序之一，并且可以是由操作系统3200执行的实用程序。

文件系统3300意指用于管理计算系统3000中的数据、文件等的逻辑结构，并且其根据规则来组织存储在存储器装置3500中的数据或文件。文件系统3300可根据计算系统3000中所使用的操作系统3200来确定。例如，当操作系统3200是来自微软公司(microsoft)的windows操作系统时，文件系统3300可以是文件分配表(fat)或新技术文件系统(ntfs)。当操作系统3200是unix/linux操作系统时，文件系统3300可以是扩展文件系统(ext)、unix文件系统(ufs)或日志文件系统(jfs)。

如所示，操作系统3200、应用3100和文件系统3300作为单独的块被示出。然而，应用3100和文件系统3300可被包括在操作系统3200中。

响应于来自文件系统3300的请求，转换层3400将地址转换成适合于存储器装置3500的形式。例如，转换层3400将文件系统3300所生成的逻辑地址转换成存储器装置3500的物理地址。这里，逻辑地址与物理地址之间的映射信息可作为地址转换表存储。例如，转换层3400可以是闪存转换层(ftl)、通用闪存链路层(ull)等。

存储器装置3500可以是非易失性存储器。另外，存储器装置3500可具有参照图1a至图6b所描述的结构，并且可根据参照图1a至图6b所描述的制造方法来制造。在实施方式中，存储器装置3500可包括：设置在基板上的层叠结构，该层叠结构包括牺牲层和绝缘层交替地层叠的第一区域以及导电层和绝缘层交替地层叠的第二区域；设置在第一区域与第二区域之间的边界处的第一狭缝绝缘层，该第一狭缝绝缘层穿透层叠结构并在一个方向上延伸；以及设置在第二区域中的多个狭缝绝缘图案，所述多个狭缝绝缘图案穿透层叠结构并沿着所述一个方向布置，其中，导电层当中的至少一个导电层在第一狭缝绝缘层与狭缝绝缘图案之间弯曲。上文已经描述了存储器装置3500的结构和制造方法，因此，这里省略其详细描述。

如上所述配置的计算系统3000可被分为在上层区域中执行的操作系统层以及在下层区域中执行的控制器层。这里，应用3100、操作系统3200和文件系统3300被包括在操作系统层中并且可由计算系统3000的操作存储器驱动。另外，转换层3400可被包括在操作系统层或控制器层中。

如上所述，根据本公开的实施方式的计算系统3000包括具有改进的集成度和改进的特性的存储器装置3500。因此，可改进计算系统3000的集成度和特性。

根据本公开，可提供一种具有稳定的结构和改进的可靠性的半导体器件。另外，在制造该半导体器件时，工艺的难度可降低，从而简化制造过程并减少制造成本。

本文公开了示例实施方式。尽管采用了特定术语，但是这些术语被使用并且将仅在一般和描述性意义上解释，而不是为了限制的目的。在一些情况下，对于本领域普通技术人员而言将显而易见的是，自本申请提交时起，除非另外具体地指示，否则结合特定实施方式描述的特征、特性和/或元件可单独地使用或者与结合其它实施方式描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离所附权利要求书中所阐述的本公开的精神和范围的情况下，可进行形式和细节上的各种改变。

相关申请的交叉引用

本申请要求2017年8月1日提交于韩国知识产权局的韩国专利申请号10-2017-0097824的优先权，其完整公开通过引用并入本文。