电子封装件及其制法的制作方法

本发明有关一种半导体封装制程，尤指一种电子封装件及其制法。

背景技术：

随着半导体封装技术的演进，半导体装置(semiconductordevice)已开发出不同的封装型态，而为提升电性功能及节省封装空间，遂叠加多个封装结构以形成封装堆叠结构(packageonpackage，简称pop)，此种封装方式能发挥系统封装(sip)异质整合特性，可将不同功用的电子元件，例如：存储器、中央处理器、绘图处理器、影像应用处理器等，借由堆叠设计达到系统的整合，适合应用于轻薄型各种电子产品。

图1为悉知封装堆叠结构1的剖面示意图。如图1所示，该封装堆叠结构1包含第一封装基板11及第二封装基板12。该第一封装基板11具有相对的第一表面11a及第二表面11b，且于该第一表面11a上设有电性连接该第一封装基板11的第一半导体元件10，而该第二表面11b上具有植球垫112以供结合焊球17。该第二封装基板12具有相对的第三表面12a及第四表面12b，且该第三表面12a设有多个电性接触垫120，又该第三表面12a及第四表面12b上具有防焊层123，并形成有多个开孔以外露该些电性接触垫120。

于制作时，先将该第一半导体元件10以覆晶方式电性连接该第一封装基板11，且借由底胶16充填于该第一半导体元件10与第一封装基板11之间，并于该第一封装基板11的第一表面11a上形成多个焊锡球13，再令该第二封装基板12以其第四表面12b借由该焊锡球13叠设且电性连接于该第一封装基板11上。接着，形成封装胶体14于该第一封装基板11的第一表面11a与该第二封装基板12的第四表面12b之间，以包覆该第一半导体元件10及焊锡球13。之后，以覆晶方式设置多个第二半导体元件15于该第三表面12a上以电性连接该些电性接触垫120，且借由底胶16充填于该第二半导体元件15与第二封装基板12之间。

然而，悉知封装堆叠结构1的制法中，由于第一封装基板11与第二封装基板12间以该焊锡球13作为支撑与电性连接的元件，且该焊锡球13具有一定的宽度，故随着电子产品的接点(即i/o)数量愈来愈多，在封装件的尺寸大小不变的情况下，各该焊锡球13间的间距需缩小，致使容易发生桥接(bridge)的现象，而造成产品良率过低及可靠度不佳等问题，因而该焊锡球13无法达到细间距(finepitch)的需求。

此外，该焊锡球13以植球或网印(screenprinting)的方式形成于该第一封装基板11上，且于回焊后的体积及高度的公差大，不仅接点容易产生缺陷，导致电性连接品质不良，而且该焊锡球13所排列成的栅状阵列(gridarray)容易产生共面性(coplanarity)不良，导致接点应力(stress)不平衡而容易造成该第一封装基板11与第二封装基板12之间呈倾斜接置，甚至产生接点偏移的问题。

因此，如何克服悉知技术中的种种问题，实已成目前亟欲解决的课题。

技术实现要素：

鉴于上述悉知技术的缺失，本发明提供一种电子封装件及其制法，以使封装层与导电柱之间具有较佳的固定效果。

本发明的电子封装件，包括：承载结构；电子元件，其设于该承载结构上且电性连接该承载结构；多个导电柱，其设于该承载结构上，其中，该导电柱具有相对的两端面及邻接该两端面的周面，且该周面的宽度小于该两端面的宽度；以及封装层，其包覆该电子元件与该导电柱。

本发明还提供一种电子封装件的制法，包括：将导电架及至少一电子元件设于一承载结构上，其中，该导电架包含有板体与多个连接该板体的导电柱，并以该导电柱结合于该承载结构上，又该导电柱具有相对的两端面及邻接该两端面的周面，该周面的宽度小于该两端面的宽度；以封装层包覆该电子元件与该导电柱；以及移除该板体。

前述的制法中，该导电架的制作为移除金属板的部分材质，以形成用以间隔各该导电柱的凹部。

前述的电子封装件及其制法中，该导电柱电性连接该承载结构。

前述的电子封装件及其制法中，该导电柱借由导电体结合至该承载结构上。

前述的电子封装件及其制法中，该承载结构具有相对的第一侧与第二侧，且该第一侧与该第二侧上均布设有该电子元件或该封装层。

前述的电子封装件及其制法中，该电子元件的部分表面外露出该封装层的表面。

前述的电子封装件及其制法中，该导电架还包含有结合垫，且该结合垫对应该电子元件的位置并至少部分外露出该封装层。

前述的电子封装件及其制法中，还包括形成屏蔽件以遮盖该电子元件。

前述的电子封装件及其制法中，还包括于移除该板体后，形成布线结构于该封装层上，且该布线结构电性连接该导电柱或该电子元件。

由上可知，本发明的电子封装件及其制法，主要借由该导电架的导电柱取代悉知焊锡球，以依需求调整各该导电柱之间的间距，故相较于悉知技术，该些导电柱之间不会发生桥接的问题，因而能有效提高产品良率及可靠度，以达到细间距的需求。

此外，本发明的电子封装件的制法为先制作该导电架，再将该导电架设于该承载结构上，故相较于悉知技术，本发明的制法可使该些导电柱的高度一致，使该些导电柱所排列成的栅状阵列的共面性良好，因而能避免于后续制程中产生接点偏移的问题。

又，该导电柱具有相对的两端面及邻接该两端面的周面，且该周面的宽度小于该两端面的宽度，使该导电柱的侧壁内凹，而可容纳该封装层，以提供较佳的固定效果，故可避免因该封装层与该导电柱的结合性不佳而于后续制程发生脱层的问题。

附图说明

图1为悉知封装堆叠结构的剖视示意图；

图2a至图2e为本发明的电子封装件的制法的第一实施例的剖视示意图；

图3a至图3c为本发明的电子封装件的制法的第二实施例的剖视示意图；

图4a至图4b为本发明的电子封装件的制法的第三实施例的不同实施例的剖视示意图；

图5a至图5d为本发明的电子封装件的制法的第四实施例的剖视示意图；其中，图5d’为图5d的另一实施例；

图6a至图6e为本发明的电子封装件的制法的第五实施例的剖视示意图；其中，图6c’为图6c的另一步骤；以及

图7a至图7c为本发明的电子封装件的制法的第六实施例的剖视示意图。

符号说明

1封装堆叠结构10第一半导体元件

11第一封装基板11a第一表面

11b第二表面112植球垫

12第二封装基板12a第三表面

12b第四表面120电性接触垫

123,202防焊层13焊锡球

14封装胶体15第二半导体元件

16底胶17焊球

2,3,4,5,6,7电子封装件2a,5a导电架

20,30承载结构20a,30a第一侧

20b,30b第二侧200线路层

201绝缘层21第一电子元件

21a作用面21b非作用面

210,220导电凸块22第二电子元件

23导电柱23a,23b端面

23c周面230导电体

24板体240凹部

25,55第一封装层25a第一表面

25b,55b第二表面25c,26c侧面

26第二封装层26a顶面

27,77,80导电元件51结合层

53结合垫68屏蔽件

71粘着层79布线结构

790介电层791线路重布层

8电子装置9支撑板

90离形膜s切割路径

w宽度。

具体实施方式

以下借由特定的具体实施例说明本发明的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。

请参阅图2a至图2e，其为本发明的电子封装件2的制法的第一实施例的剖视示意图。

如图2a所示，提供一导电架2a，其包含一板体24及多个分离设于该板体24上的导电柱23，其中，该导电柱23具有相对的两端面23a,23b及邻接该两端面23a,23b的周面23c，且该周面23c的宽度小于该两端面23a,23b的宽度w。

于本实施例中，该导电柱23的周面23c为相对两端面23a,23b呈凹状，使该两端面23a,23b的宽度w大于该周面23c的宽度，且该板体24与导电柱23为一体成形。例如，以蚀刻、激光或其它方式移除一金属板的部分材质，以形成该导电架2a。具体地，该金属板为经由蚀刻方式形成用以间隔各该导电柱23的底切型凹部240，使该导电柱23的周面23c呈内凹弧形。

如图2b所示，将该导电架2a设置于一承载结构20上，且设置至少一第一电子元件21于该承载结构20上。

于本实施例中，该承载结构20具有相对的第一侧20a与第二侧20b，且该承载结构20例如为具有核心层与线路部的封装基板(substrate)或具有线路部的无核心层(coreless)式封装基板，其线路部具有至少一绝缘层201与设于该绝缘层201上的线路层200，该线路层200例如为扇出(fanout)型重布线路层(redistributionlayer，简称rdl)，并可依需求形成防焊层202于该第一侧20a与第二侧20b上。另外，形成该线路层200的材质例如为铜，且形成该绝缘层201的材质例如为聚对二唑苯(polybenzoxazole，简称pbo)、聚酰亚胺(polyimide，简称pi)、预浸材(prepreg，简称pp)等的介电材。应可理解地，该承载结构也可为其它可供承载如晶片等电子元件的承载单元，例如导线架(leadframe)或硅中介板(siliconinterposer)，并不限于上述。

此外，该第一电子元件21设于该承载结构20的第一侧20a上，且该第一电子元件21为主动元件、被动元件或其二者组合等，其中，该主动元件例如为半导体晶片，且该被动元件例如为电阻、电容及电感。例如，该第一电子元件21具有相对的作用面21a与非作用面21b，其作用面21a借由多个如焊锡材料的导电凸块210以覆晶方式设于该线路层200上并电性连接该线路层200；或者，该第一电子元件21可借由多个焊线(图略)以打线方式电性连接该线路层200。然而，有关该第一电子元件电性连接该承载结构的方式不限于上述。

又，该导电架2a以其导电柱23的端面23a借由如焊锡材的导电体230结合至该承载结构20的第一侧20a的线路层200上。

如图2c所示，形成第一封装层25于该承载结构20的第一侧20a上，以包覆该第一电子元件21与该些导电柱23及导电体230，且令该导电架2a的板体24外露出该第一封装层25。

于本实施例中，该第一封装层25具有相对的第一表面25a与第二表面25b，且其以第一表面25a结合于该承载结构20的第一侧20a上，并令该板体24外露出该第一封装层25的第二表面25b。

此外，形成于该第一封装层25的材质例如为聚酰亚胺(pi)、干膜(dryfilm)、环氧树脂(epoxy)或封装材(moldingcompound)，但不限于上述。

如图2d所示，进行整平制程，以移除该导电架2a的板体24及部分该第一封装层25，令该导电柱23的端面23b与该第一封装层25的第二表面25b共平面(齐平)，使该导电柱23的端面23b外露出该第一封装层25的第二表面25b。

于本实施例中，为采用研磨、蚀刻、烧灼、切除或其它适合方式移除该板体24及部分该第一封装层25，使该导电柱23的端面23b外露出该第一封装层25，以供后续进行电子电路的相关导路配置，如图2e所示的借由如焊球的导电元件80外接如封装结构或半导体晶片的其它电子装置8。

此外，该第一封装层25填入该第一电子元件21与该承载结构20的第一侧20a之间以包覆该些导电凸块210；或者，可先填充底胶(图略)于该第一电子元件21与该承载结构20的第一侧20a之间以包覆该些导电凸块210，再使该第一封装层25包覆该底胶。

如图2e所示，结合多个如焊球的导电元件27于该承载结构20的第二侧20b的线路层200上，以供后续接置电路板(图未示)。

请参阅图3a至图3c，其为本发明的电子封装件3的制法的第二实施例的剖视示意图。本实施例与第一实施例的差异在于提供不同型式的承载结构30，其它制程则大致相同。

如图3a所示，于一支撑板9上进行rdl制程以形成线路部，并使该线路部作为承载结构30。接着，将导电架2a与多个第一电子元件21设于该承载结构30的第一侧30a上。

于本实施例中，该支撑板9上设有离形膜90，以利于后续分离该承载结构30。

此外，该承载结构30为具有线路部的无核心层式封装基板，其线路部具有至少一绝缘层201与设于该绝缘层201上的线路层200。

如图3b所示，形成第一封装层25于该承载结构30的第一侧30a上，以包覆该些第一电子元件21与该些导电柱23。接着，进行整平制程，使该导电柱23的端面23b外露出该第一封装层25的第二表面25b。

如图3c所示，移除该支撑板9及其离形膜90，以外露该承载结构30的第二侧30b，再结合多个如焊球的导电元件27于该承载结构30的第二侧30b的线路层200上。

请参阅图4a及图4b，其为本发明的电子封装件4的第三实施例的剖面示意图。本实施例与上述实施例的差异在于该承载结构20的第二侧20b的布设。

如图4a所示，于形成第一封装层25之前，先设置第二电子元件22于该承载结构20的第二侧20b上，再进行双侧模封(doublesidemolding)制程，形成该第一封装层25于该承载结构20的第一侧20a与第二侧20b上以包覆该第一电子元件21与第二电子元件22。之后，于该些导电柱23的外露表面(端面23b)上形成有如焊球的导电元件27，以供接置如电路板的电子装置(图未示)。

于本实施例中，该第二电子元件22为主动元件、被动元件或其二者组合等，其中，该主动元件例如为半导体晶片，且该被动元件例如为电阻、电容及电感。例如，该第二电子元件22借由多个如焊锡材料的导电凸块220以覆晶方式设于该线路层200上；或者，该第二电子元件22可借由多个焊线(图略)以打线方式电性连接该线路层200；抑或，该第二电子元件22可直接接触该线路层200。然而，有关该第二电子元件电性连接该承载结构的方式不限于上述。

此外，该第一电子元件21的非作用面21b可选择性不外露出该第一封装层25的第二表面25b；或者，如图4b所示，该第一电子元件21的非作用面21b可外露出该第一封装层25的第二表面25b。

请参阅图5a至图5d，其为本发明的电子封装件5的第四实施例的剖面示意图。本实施例与第三实施例的差异在于该导电架5a的结构及制程步骤。

如图5a所示，该导电架5a包含一板体24、相分离设于该板体24上的多个导电柱23与至少一结合垫53。

于本实施例中，该板体24、导电柱23与结合垫53为一体成形。例如，以蚀刻、激光或其它方式移除一金属板上的部分材质，以形成该导电架5a。

如图5b所示，将该导电架5a透过其导电柱23与导电体230设于承载结构20的第一侧20a上，且第一电子元件21的非作用面21b可借由结合层51结合至该结合垫53，并使该结合垫53作为散热用。

于本实施例中，该结合层51例如为薄膜(film)、环氧树脂(epoxy)或热介面材料(thermalinterfacematerial，简称tim)。

此外，该承载结构20的第二侧20b设有第二电子元件22，且于形成该第一封装层25之前，形成第二封装层26于该承载结构20的第二侧20b上以包覆该第二电子元件22。例如，形成该第二封装层26的材质为聚酰亚胺(pi)、干膜(dryfilm)、环氧树脂(epoxy)或封装材(moldingcompound)，但不限于上述。

如图5c所示，形成第一封装层55于该承载结构20的第一侧20a与该板体24之间，使该第一封装层55包覆该第一电子元件21、结合层51、结合垫53、导电体230与该些导电柱23。之后，移除该板体24，使该些导电柱23的端面23b与该结合垫53外露出该第一封装层55的第二表面55b。

于本实施例中，该第一封装层55的材质与该第二封装层26的材质可相同(图略)或不相同(如图5c所示)，抑或可同时形成该第一封装层55与该第二封装层26。

如图5d所示，于该些导电柱23的端面23b上形成有如焊球的导电元件27，以供接置如电路板的电子装置(图略)。

于本实施例中，可依据散热需求，该第一电子元件21与该结合垫53之间也可免用该结合层51，如图5d’所示。

此外，可借由该结合垫53的表面与该第一封装层55的第二表面55b共平面(齐平)，使该结合垫53外露出该第一封装层55的第二表面55b，如图5d所示；或者，可借由形成开口(图未示)于该第一封装层55的第二表面55b的方式，使该结合垫53外露出该开口。

请参阅图6a至图6e，其为本发明的电子封装件6的第五实施例的剖面示意图。本实施例与第四实施例的差异在于第一与第二封装层25,26的制程顺序。

如图6a所示，接续图2c所示的结构的制程，即已形成第一封装层25于承载结构20的第一侧20a上。

如图6b所示，设置第二电子元件22于承载结构20的第二侧20b上，再形成第二封装层26于该承载结构20的第二侧20b上，使该第二封装层26包覆该第二电子元件22。

于本实施例中，该第一封装层25的材质与该第二封装层26的材质可相同或不相同(图略)。

如图6c所示，进行整平制程，以移除部分该板体24、部分该第一封装层25的材质及该第一电子元件21的部分材质，使该导电柱23的端面23b与该第一封装层25的第二表面25b共平面(齐平)。

于本实施例中，是以切除方式一次整平；也可如图6c’所示，先以蚀刻方式移除部分该板体24、该第一封装层25的第二表面25b的部分材质，再以该研磨方式移除该第一电子元件21的非作用面21b的部分材质，使该第一电子元件21的非作用面21b与该第一封装层25的第二表面25b共平面(如图6c所示)。

如图6d所示，沿如图6c所示的切割路径s进行切单制程。

如图6e所示，形成一屏蔽件68于该第二封装层26的顶面26a与侧面26c及该第一封装层25的侧面25c，使该屏蔽件68接触及电性连接该承载结构20的线路层200，以避免外界电磁干扰(electro-magneticinterference，简称emi)该第一电子元件21与第二电子元件22。

于本实施例中，可借由溅镀(sputtering)、蒸镀(vaporing)、电镀、化镀或贴膜(foiling)等方式制作该屏蔽件68。

此外，于该些导电柱23的端面23b上形成有如焊球的导电元件27，以供接置如电路板或另一线路板的电子装置(图略)。

请参阅图7a至图7c，其为本发明的电子封装件7的第六实施例的剖面示意图。本实施例与第二实施例的差异在于第一电子元件21的设置方式。

如图7a所示，将第一电子元件21以其非作用面21b借由粘着层71结合承载结构30的第一侧30a，并于该第一电子元件21的作用面21a上设有多个导电凸块210，且令导电架2a设于该承载结构30的第一侧30a上。

如图7b所示，形成第一封装层25于该承载结构30的第一侧30a上，再进行整平制程，使该第一电子元件21的导电凸块210与该导电柱23的端面23b外露出该第一封装层25的第二表面25b。

如图7c所示，形成布线结构79于该第一封装层25的第二表面25b上，且该布线结构79电性连接该些导电柱23与该第一电子元件21。之后，移除该支撑板9及其离形膜90，以外露该承载结构30的第二侧30b。

于本实施例中，该布线结构79包括多个介电层790、及设于该介电层790上的多个线路重布层(rdl)791，且该线路重布层791电性连接该些导电柱23与该第一电子元件21的导电凸块210。例如，形成该线路重布层791的材质为铜，且形成该介电层790的材质为聚对二唑苯(pbo)、聚酰亚胺(pi)或预浸材(pp)。

此外，可形成多个如焊球的导电元件77于最外层的线路重布层791上，以供后续接置如封装结构或其它结构(如另一封装件或晶片)的电子装置(图略)。

又，可依需求形成防焊层202于该第二侧20b上，且可形成多个如焊球的导电元件27于该承载结构20的第二侧20b的线路层200上，以供后续接置如封装结构或半导体晶片的电子装置8。

综上，本发明的电子封装件的制法借由该导电架2a,5a的导电柱23取代悉知焊锡球，以依需求调整各该导电柱23之间的间距，故相较于悉知技术，该些导电柱23之间不会发生桥接的问题，因而能有效提高产品良率及可靠度，以达到细间距(finepitch)的需求。

此外，本发明的导电架2a,5a的制作移除金属板的部分材质，以形成用以间隔各该导电柱23的凹部240，再将该导电架2a,5a设于该承载结构20,30上，故相较于悉知技术，本发明的制法可使该些导电柱23的高度一致，使该些导电柱23所排列成的栅状阵列的共面性良好，因而能避免于后续制程中产生接点偏移的问题。

又，该导电柱23具有相对的两端面23a,23b及邻接该两端面23a,23b的周面23c，且该周面23c的宽度小于该两端面23a,23b的宽度w，使该导电柱23的侧壁内凹，而能容纳该第一封装层25,55，以提供该第一封装层25,55与该导电柱23之间较佳的固定效果，故本发明的制法能避免因该第一封装层25,55与该导电柱23的结合性不佳而于后续制程发生脱层的问题。

本发明还提供一种电子封装件2,3,4,5,6,7，包括：一承载结构20,30、第一与第二电子元件21,22、多个导电柱23以及第一与第二封装层25,55,26。

所述的承载结构20,30具有相对的第一侧20a,30a与第二侧20b,30b。

所述的第一电子元件21与第二电子元件22设于该承载结构20,30的第一侧20a,30a与第二侧20b,30b上且电性连接该承载结构20,30。

所述的导电柱23设于该承载结构20,30的第一侧20a,30a上，其中，该导电柱23具有相对的两端面23a,23b及邻接该两端面23a,23b的周面23c，且该周面23c的宽度小于该两端面23a,23b的宽度w。

所述的第一封装层25,55包覆该第一电子元件21与该导电柱23。

所述的第二封装层26包覆该第二电子元件22。

于一实施例中，该导电柱23电性连接该承载结构20,30。

于一实施例中，该导电柱23借由导电体230结合至该承载结构20,30上。

于一实施例中，该第一封装层25具有相对的第一表面25a与第二表面25b，且其以第一表面25a结合于该承载结构20的第一侧20a上，并令该第一电子元件21的部分表面(非作用面21b)外露出该第一封装层25的第二表面25b。

于一实施例中，所述的电子封装件5还包括结合垫53，其嵌埋于该第一封装层55中且对应该第一电子元件21的位置并部分外露出该第一封装层55的第二表面55b。

于一实施例中，所述的电子封装件6还包括屏蔽件68，其遮盖该第一电子元件21与第二电子元件22。

于一实施例中，所述的电子封装件7还包括布线结构79，其设于该第一封装层25的第二表面25b上并电性连接该导电柱23与该第一电子元件21。

综上所述，本发明的电子封装件及其制法，可依需求调整各该导电柱之间的间距，故该些导电柱之间不会发生桥接的问题，因而能有效提高产品良率及可靠度，以达到细间距的需求。

此外，借由先制作该导电架，再将该导电架设于该承载结构上，故相较于悉知技术，本发明的制法可使该些导电柱的高度一致，使该些导电柱所排列成的栅状阵列的共面性良好，因而能避免于后续制程中产生接点偏移的问题。

又，该导电柱具有相对的两端面及邻接该两端面的周面，且该周面的宽度小于该两端面的宽度，使该导电柱的侧壁内凹，而可容纳该封装层，以提供较佳的固定效果，故能避免因该封装层与该导电柱的结合性不佳而于后续制程发生脱层的问题。

上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟习此项技艺的人士均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。