本发明涉及薄膜晶体管领域，尤其涉及一种薄膜晶体管及制作方法、显示装置。
背景技术：
薄膜晶体管(Thin Film Transistor)作为一种常见的电子器件，尤其在显示器领域近年来得到了广泛的应用，随着产业化推进，简化工艺和提高良率是降低产品成本主要手段。
薄膜晶体管(尤其是沟道位置)对光照非常敏感，容易因光照导致其稳定性低的问题，从而导致产品的稳定性不高；以薄膜晶体管在有机发光二极管(Organic Light Emitting Diode，OLED)显示装置中的应用为例，尤其针对OLED显示装置的像素驱动电路中的驱动薄膜晶体管，其特性直接与显示亮度(显示品质)相关，因此对光学稳定性要求较高；基于此，如图1所示的OLED显示装置的驱动TFT，一般需要在TFT的有源层ACT的下方单独制作遮光层SL，以避免光线入射至薄膜晶体管的沟道位置，导致TFT的光学稳定性降低。
然而，现有技术中，通过在TFT的有源层ACT的下方单独制作遮光层SL使得整个制作工艺复杂化，并且OLED显示装置中的膜层增加(容易造成不良)，且针对各膜层图案化需要采用的掩膜版的数量也必然增加；同时，需要设置的过孔增加，不利于高PPI(Pixels Per Inch)产品的版图设计。
技术实现要素：
本发明的实施例提供一种薄膜晶体管及制作方法、显示装置，能够解决现有技术的薄膜晶体管中因膜层多、工艺复杂等带来的弊端。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例一方面提供一种薄膜晶体管，包括设置于衬底基板上的金属导电图案层，以及依次设置于所述金属导电图案层上的层间绝缘层、金属氧化物层、栅极绝缘层、栅极；所述金属导电图案层包括：遮光图案、源极信号线和/或漏极信号线；所述金属氧化物层包括：源极、漏极，以及位于所述源极和所述漏极之间、且与所述源极和所述漏极直接接触的有源层；所述有源层在所述衬底基板上的投影与所述遮光图案在所述衬底基板上的投影具有重叠区域；所述源极贯穿所述层间绝缘层与所述源极信号线连接，和/或，所述漏极贯穿所述层间绝缘层与所述漏极信号线连接。
可选的，所述遮光图案在所述衬底基板上的投影覆盖所述有源层在所述衬底基板上的投影。
可选的，所述遮光图案与所述源极信号线连接；或者，所述遮光图案与所述漏极信号线连接。
本发明实施例另一方面提供一种阵列基板，包括前述的薄膜晶体管。
可选的，所述阵列基板为OLED阵列基板；所述阵列基板的亚像素中包括像素驱动电路；所述像素驱动电路包括：驱动晶体管，以及与所述驱动晶体管的源极连接的有机发光二极管；所述驱动晶体管为所述薄膜晶体管，且所述驱动晶体管的漏极与漏极信号线连接，源极与所述有机发光二极管的第一电极连接。
可选的，所述像素驱动电路还包括第一开关晶体管、第二开关晶体管、存储电容；所述第一开关晶体管的源极与数据线连接，漏极与所述驱动晶体管的栅极连接，栅极与第一栅线连接；所述第二开关晶体管的栅极与第二栅线连接，源极与感测信号线连接，漏极与所述驱动晶体管的源极连接；所述存储电容一端与所述驱动晶体管的栅极连接，另一端与所述驱动晶体管的源极连接；所述第一开关晶体管和所述第二开关晶体管的源极、漏极、有源层，分别与所述驱动晶体管的源极、漏极、有源层同层同材料；所述第一开关晶体管和所述第二开关晶体管的栅极均与所述驱动晶体管的栅极同层同材料。
可选的，所述第一电极为透明电极；所述第一开关晶体管的漏极通过连接部与所述驱动晶体管的栅极连接，且所述连接部与所述第一电极同层同材料。
可选的，所述驱动晶体管的源极通过源极信号线与所述遮光图案连接；所述驱动晶体管的源极与所述第二开关晶体管的漏极构成一体电极，所述一体电极与所述第一电极连接；所述连接部延伸至与所述一体电极正对位置处、与所述一体电极构成所述存储电容。
可选的，所述数据线与所述驱动晶体管的遮光图案同层同材料；和/或，所述第一栅线、所述第二栅线、所述感测信号线与所述驱动晶体管的栅极同层同材料。
本发明实施例再一方面还提供一种显示装置，包括前述的阵列基板。
本发明实施例再一方面还提供一种薄膜晶体管的制作方法，所述制作方法包括：在衬底基板上通过构图工艺形成金属导电图案层，所述金属导电图案层包括：遮光图案、与源极待连接的源极信号线和/或与漏极待连接的漏极信号线；在形成有所述金属导电图案层的衬底基板上形成层间绝缘层；在形成有所述层间绝缘层的衬底基板上形成金属氧化物层；所述金属氧化物层包括源极区、漏极区，以及位于所述源极区和所述漏极区之间、且与所述源极区和所述漏极区直接接触的有源区，所述金属氧化物层中位于所述源极区的部分贯穿所述层间绝缘层与所述源极信号线，和/或，所述金属氧化物层中位于所述漏极区的部分贯穿所述层间绝缘层与所述漏极信号线连接，且所述金属氧化物层中位于所述有源区的部分在所述衬底基板上的投影与所述遮光图案在所述衬底基板上的投影具有重叠区域；在所述金属氧化物层对应所述有源区的位置依次形成栅极绝缘层和栅极；在形成有所述栅极衬底基板上，通过等离子体处理对所述金属氧化物层中的所述源极区和所述漏极区进行导体化处理，以使得所述金属氧化物层中，对应所述源极区的部分构成源极，对应所述漏极区的部分构成漏极，所述有源区构成有源层。
本发明实施例提供一种薄膜晶体管及制作方法、显示装置，该薄膜晶体管，包括设置于衬底基板上的金属导电图案层，以及依次设置于金属导电图案层上的层间绝缘层、金属氧化物层、栅极绝缘层、栅极；金属导电图案层包括：遮光图案、源极信号线和/或漏极信号线；金属氧化物层包括：源极、漏极，以及位于源极和漏极之间、且与源极和漏极直接接触的有源层；有源层在衬底基板上的投影与遮光图案在衬底基板上的投影具有重叠区域；源极贯穿层间绝缘层与源极信号线连接，和/或，漏极贯穿层间绝缘层与漏极信号线连接。
综上所述，相比于现有技术中，将遮光图案、源漏图案、源漏信号线单独设置在不同的层间位置而言，本发明中将遮光图案和源漏信号线设置在同层(也即通过一次构图工艺制成)，至少减少了薄膜晶体管中的一导电层和一绝缘层(缓冲层)，从而减少了膜层数量，进而简化了制作工艺(减少MASK的使用数量)。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中提供的一种显示装置的结构示意图；
图2为本发明实施例提供的一种薄膜晶体管的结构示意图；
图3为本发明实施例提供的另一种薄膜晶体管的结构示意图；
图4为本发明实施例提供的一种像素驱动电路的结构示意图；
图5为本发明实施例提供的一种对应图4的像素驱动电路的阵列基板剖面图；
图6为本发明实施例提供的一种对应图4和图5的像素驱动电路的版图设计示意图；
图7a本发明实施例提供的一种薄膜晶体管的制作过程示意图之一；
图7b为本发明实施例提供的一种薄膜晶体管的制作过程示意图之一；
图7c为本发明实施例提供的一种薄膜晶体管的制作过程示意图之一；
图7d为本发明实施例提供的一种薄膜晶体管的制作过程示意图之一；
图7e为本发明实施例提供的一种薄膜晶体管的制作过程示意图之一；
图8为本发明实施例提供的一种OLED阵列基板的制作过程示意图。
附图标记：
01-薄膜晶体管；10-衬底基板；100-金属导电图案层；101-源极信号线；102-漏极信号线；103-遮光图案；11-层间绝缘层；12-栅极绝缘层；13-栅极；200-金属氧化物层；201-源极；202-漏极；203-有源层；201’-源极区；202’-漏极区；203’-有源区；30-第一电极；31-连接部；40-一体电极；T1-第一开关晶体管；T2-第二开关晶体管；DTFT-驱动晶体管；Cst-存储电容；DATA-数据线；PVX-钝化层；PLN-平坦层；Sense Line-感测信号线；G1-第一栅线；G2-第二栅线。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外定义，本发明实施例中使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
本发明实施例提供了一种薄膜晶体管，如图2所示，该薄膜晶体管01包括：设置于衬底基板10上的金属导电图案层100，以及依次设置于金属导电图案层100上的层间绝缘层11(ILD)、金属氧化物层200、栅极绝缘层12(GI)、栅极13(GT)。当然，在栅极13背离衬底基板10的一侧可以根据实际的需要还会设置绝缘层等其他膜层。
其中，金属导电图案层100包括：遮光图案103(LS)、源极信号线101和/或漏极信号线102。
金属氧化物层200包括：源极201、漏极202，以及位于源极201和漏极202之间、且与源极201和漏极202直接接触的有源层203；该有源层203在衬底基板10上的投影与遮光图案103在衬底基板10上的投影具有重叠区域。
此处应当理解到，本发明中源极201、漏极202以及有源层203位于同层，有源层203在栅极13作为遮挡下，保持金属氧化物的半导体特性，而源极201、漏极202通过等离子体对金属氧化物进行导体化处理后得到的；示意的，金属氧化物可以IGZO((Indium Gallium Zinc Oxide，铟镓锌氧化物)，但并不限制于此。
源极201贯穿层间绝缘层11与源极信号线101连接，和/或，漏极202贯穿层间绝缘层11与漏极信号线102连接。
此处需要说明的是，第一，上述源极201贯穿层间绝缘层11与源极信号线101连接可以是如图2所示的，源极201通过位于层间绝缘层11上的过孔与源极信号线101连接；也可以通过非过孔形式的贯穿搭接，本发明对此不作具体限定，实际中需要根据具体的应用选择贯穿方式即可；同理如漏极202贯穿层间绝缘层11与漏极信号线102连接。
第二，本发明中，“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
对于上述“源极201贯穿层间绝缘层11与源极信号线101连接，和/或，漏极202贯穿层间绝缘层11与漏极信号线102连接”，实际中，根据应用场景，可以选择设置薄膜晶体管中，源极201贯穿层间绝缘层11与源极信号线101连接；或者，漏极202贯穿层间绝缘层11与漏极信号线102连接；或者，源极201贯穿层间绝缘层11与源极信号线101连接，并且漏极202贯穿层间绝缘层11与漏极信号线102连接。
在此基础上，为了最大程度的通过遮光图案102来阻挡光线入射至有源层203位置处，本发明优选的，如图2所示，遮光图案102在衬底基板10上的投影覆盖有源层203在衬底基板10上的投影，也即通过遮光图案最大程度的阻挡光线入射至有源层位置处。
进一步的，为了避免薄膜晶体管01在使用时，遮光图案处于浮动状态(Floating)，从而对整个薄膜晶体管01的稳定性造成不良影响，本发明优选的，遮光图案103与源极信号线101连接；或者，如图3所示的，遮光图案103与漏极信号线102连接；本发明对此不作具体限定，实际中根据需要选择连接方式即可；当然，应当理解到，遮光图案103、源极信号线101、漏极信号线102同层同材料，实际中可以直接设置遮光图案103与源极信号线101为一体结构，或者遮光图案103和漏极信号线102为一体结构(如图3)。
综上所述，相比于现有技术中，将遮光图案、源漏图案、源漏信号线单独设置在不同的层间位置而言，本发明中将遮光图案和源漏信号线设置在同层(也即通过一次构图工艺制成)，至少减少了薄膜晶体管中的一导电层(图1中的SD层)和一绝缘层(图1中的缓冲层Buffer)，从而减少了膜层数量(减少MASK的使用数量)，进而简化了制作工艺。
另一方面，为了避免遮光图案处于浮动状态(Floating)，相比于现有技术中，需要设置多个过孔(图1中一般需要设置穿透ILD层的过孔以及穿透Buffer层的过孔)，将源极信号线或漏极信号线与遮光图案进行连接，相比之下，本发明中可以直接将位于同层的源漏信号线与遮光图案进行连接，也即减少了过孔数量。
基于此，本领域的技术人员应当理解到，当采用本发明中的薄膜晶体管应用至显示装置时，可以减小显示装置中阵列基板上的膜层，以及过孔的数量，能够提高产品的良率，并且更利于高PPI显示产品的版图设计。
在此情况下，本发明实施例还提供一种阵列基板，包括前述的薄膜晶体管；当然本发明同时还提供一种显示装置，包括该阵列基板，同样包括前述的薄膜晶体管；具有与前述实施例提供的薄膜晶体管相同的结构和有益效果。由于前述实施例已经对薄膜晶体管的结构和有益效果进行了详细的描述，此处不再赘述。
需要说明的是，在本发明实施例中，显示装置具体至少可以包括液晶显示面板和有机发光二极管显示面板，例如该显示面板可以应用至液晶显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件中。
以下结合阵列基板和显示装置对本发明做进一步的说明。
示意的，在上述显示装置为OLED显示装置的情况下，也即阵列基板为OLED阵列基板的情况下，该阵列基板的亚像素中包括像素驱动电路；如图4所示，像素驱动电路包括：驱动晶体管DTFT，以及与驱动晶体管DTFT的源极连接的有机发光二极管OLED；其中，由于驱动晶体管DTFT的光学稳定性直接关系到OLED的发光亮度(也即显示品质)，因此，优选的，可以设置驱动晶体管DTFT采用前述实施例中的薄膜晶体管01，薄膜晶体管01的漏极203与漏极信号线103连接，源极201与有机发光二极管OLED的第一电极30连接(可参考图5)。
需要说明的是，本发明中提供的薄膜晶体管01可以应用至任意的像素驱动电路中的驱动晶体管DTFT，以下示意的，结合一种具体的像素驱动电路对本发明做进一步的说明。
如图4和图5(图4的像素驱动电路的剖面示意图)，像素驱动电路在包括前述的驱动晶体管DTFT，以及与驱动晶体管DTFT的源极连接的有机发光二极管OLED的基础上，还包括第一开关晶体管T1、第二开关晶体管T2、存储电容Cst。
其中，第一开关晶体管T1的源极与数据线DATA连接，漏极与驱动晶体管DTFT的栅极连接，栅极与第一栅线G1连接。
第二开关晶体管T2的栅极与第二栅线G2连接，源极与感测信号线Sense Line连接，漏极与驱动晶体管DTFT的源极连接。
存储电容Cst一端与驱动晶体管DTFT的栅极连接，另一端与驱动晶体管DTFT的源极连接。
本领域的技术人员，应当理解到，像素驱动电路中的所有薄膜晶体管一般采用同一制程制作而成；也即所有薄膜晶体管中对应相同的部件(包括导电部件以及非导电部件)可以采用同一次构图工艺加工制作而成。
例如，第一开关晶体管T1和第二开关晶体管T2的源极、漏极、有源层，分别与驱动晶体管DTFT的源极、漏极、有源层同层同材料；第一开关晶体管T1和第二开关晶体管T2的栅极均与驱动晶体管DTFT的栅极同层同材料(也即通过一次构图工艺制作而成)。
此处需要说明的是，在本发明中，构图工艺，可指包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。
在此基础上，还应当理解到，对于底发射的OLED显示装置而言(对驱动晶体管的沟道位置遮光性要求较高)，参考图5，有机发光二极管OLED中与驱动晶体管DTFT的漏极203连接的第一电极30为透明电极，一般采用透明导电材料制成，例如，铟锡氧化物(ITO)、铟锌氧化物(IZO)等。
在此情况下，为了简化制作工艺，降低制作成本，优选的，如图5所示，可以设置连接第一开关晶体管T1的漏极与驱动晶体管DTFT的栅极的连接部31与第一电极30同层同材料，也即两者通过同一次构图工艺制作而成。
另外，如图5所示，将驱动晶体管DTFT的源极通过源极信号线101与遮光图案103连接(一般设置源极信号线101与遮光图案103为一体结构)，以避免遮光图案103处于浮动状态(Floating)。
并且，设置驱动晶体管DTFT的源极与第二开关晶体管T2的漏极构成一体电极40(在简化工艺的同时，降低电阻)，且该一体电极40与第一电极30连接；在此情况下，为了进一步的简化工艺，可以将上述连接部31延伸至与一体电极40正对位置处、与一体电极40构成存储电容Cst。
此处应当理解到，对于阵列基板而言，在制作完各薄膜晶体管的栅极以后，可以根据需要，如图5所示，依次形成钝化层PVX以及平坦层PLN(也可以成为树脂层Resin)，然后在形成包括上述的第一电极30、连接部31的透明导电图案层。
更进一步的，为了简化工艺，如图5所示，本发明优选的，与第一开关晶体管T1的源极连接的数据线DATA与驱动晶体管DTFT的遮光图案103同层同材料(也即通过同一次构图工艺制成)。
另外，参考图6(图4、图5的像素驱动电路)的平面版图设计，为了简化工艺，优选的，设置第一栅线G1、第二栅线G2、感测信号线Sense Line与驱动晶体管DTFT的栅极(可参考图5)同层同材料(也即通过同一次构图工艺制成)。
本发明实施例还提供一种薄膜晶体管的制作方法，该制作方法包括：
步骤S101、参考图7a，在衬底基板10上通过构图工艺形成金属导电图案层100，金属导电图案层100包括：遮光图案103、与源极201(图中未示出)待连接的源极信号线101和/或与漏极202(图中未示出)待连接的漏极信号线102。
步骤S102、参考图7b，在形成有金属导电图案层100的衬底基板10上形成层间绝缘层11；必然，该层间绝缘层11在源极信号线101和/或漏极信号线102位置具有过孔，以便后续形成的源极201与源极信号线101连接，漏极202与漏极信号线102连接。
步骤S103、参考图7c，在形成有层间绝缘层11的衬底基板10上形成金属氧化物层200；金属氧化物层包括源极区201’、漏极区202’，以及位于源极区201’和漏极区202’之间、且与源极区201’和漏极区202’直接接触的有源区203’，金属氧化物层200中位于源极区201’的部分贯穿层间绝缘层11(一般通过过孔)与源极信号线101，和/或，金属氧化物层200中位于漏极区202’的部分贯穿层间绝缘层11与漏极信号线102连接，且金属氧化物层200中位于有源区203’的部分在衬底基板10上的投影与遮光图案103在衬底基板10上的投影具有重叠区域。
步骤S104、参考图7d，在金属氧化物层200对应有源区203’的位置依次形成栅极绝缘层12和栅极13。
步骤S105、参考图7e，在形成有栅极13衬底基板10上，通过等离子体处理对金属氧化物层200中的源极区和漏极区进行导体化处理，以使得金属氧化物层对应源极区的部分构成源极201，对应漏极区的部分构成漏极102，有源区构成有源层103。
当然，对于该制作方法中其他的相关内容，可以对应的参考前述薄膜晶体管实施例中的对应部分，调整相应的掩膜版或者选择适当的制作工艺即可，此处不再赘述。
另外，对于前述阵列基板实施例中OLED阵列基板(图5)的相关制作方法，可以结合图8中(a)至(g)，参考上述前述薄膜晶体管的制作方法，并根据实际的结构调整对应的掩膜版的形状等，并结合相关现有的其他制作工艺、材料进行制作，此处不再一一赘述；当然，对于OLED阵列基板而言，在步骤(g)后一般还包括其他的制作步骤，例如像素界定层PDL等相关制作，本发明对此不再一一赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。