隧穿场效应晶体管及其形成方法与流程

本发明涉及半导体制造领域，尤其涉及一种隧穿场效应晶体管及其形成方法。

背景技术：

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展，作为半导体核心器件的cmos器件的特征尺寸不断缩小。随之而来，器件的短沟道效应等负面影响也愈加严重。漏致势垒降低、带带隧穿等效应使得器件关态漏泄电流不断增大，同时，传统mosfet的亚阈值斜率收到热电势的限制无法随着器件尺寸的缩小而同步减小，由此增加了器件功耗。功耗问题如今已经成为限制器件等比例缩小的最严峻的问题。

为了能将器件应用在超低压低功耗领域，采用新型导通机制而获得超陡亚阈值斜率的器件结构和工艺制备方法已经成为小尺寸器件下大家关注的焦点。由于隧穿场效应晶体管(tunnelingfield-effecttransistor，简称为tfet)的源漏掺杂类型相反，利用栅极控制反向偏置的p-i-n结的带带隧穿实现导通，能突破传统mosfet亚阈值斜率60mv/dec的限制，并且其漏电流非常小没有短沟道效应的问题，且由于其亚阈值摆幅可小于60mv/decade，可使用更低的工作电压，隧穿场效应晶体管被认为是cmos晶体管的继承者。

tfet具有低漏电流、低阈值斜率、低工作电压和低功耗等诸多优异特性，但tfet面临着开态电流小，驱动能力差的问题。

技术实现要素：

本发明解决的技术问题是提供一种隧穿场效应晶体管及其形成方法，以提高隧穿场效应晶体管的性能。

为解决上述技术问题，本发明提供一种隧穿场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底内具有沟道区，所述沟道区表面具有栅极结构，分别在栅极结构两侧的半导体衬底内形成第一硅化物层和第二硅化物层，第一硅化物层和第二硅化物层到栅极结构侧壁的距离大于零；在第一硅化物层和栅极结构之间形成第一掺杂区，所述第一掺杂区具有第一离子；在第二硅化物层和栅极结构之间形成第二掺杂区，所述第二掺杂区具有第二离子，所述第一离子和第二离子导电类型相反。

可选的，所述第一硅化物层和第二硅化物层的材料包括：金属层或金属硅化物层。

可选的，所述第一硅化物层和第二硅化物层的形成方法包括：在栅极结构两侧的半导体衬底内分别形成第一凹槽和第二凹槽；在所述第一凹槽内形成所述第一硅化物层；在所述第二凹槽内形成所述第二硅化物层。

可选的，所述第一硅化物层和第二硅化物层的形成方法包括：在栅极结构两侧的半导体衬底内分别形成第一凹槽和第二凹槽；在所述第一凹槽内和第二凹槽内形成金属层；对所述金属层、第一凹槽底部的半导体衬底和第二凹槽底部的半导体衬底进行退火处理，在所述第一凹槽内形成所述第一硅化物层；在所述第二凹槽内形成所述第二硅化物层。

可选的，所述第一硅化物层底部的半导体衬底内具有第三掺杂区，所述第二硅化物层底部的半导体衬底内具有第四掺杂区；所述第一硅化物层和第二硅化物层的形成方法包括：在栅极结构两侧的半导体衬底内分别形成初始第三掺杂区和初始第四掺杂区，所述初始第三掺杂区和初始第四掺杂区掺杂类型相同；对所述初始第三掺杂区和初始第四掺杂区进行金属硅化处理，形成第三掺杂区和位于第三掺杂区表面的第一硅化物层，形成第四掺杂区和位于第四掺杂区表面的第二硅化物层。

可选的，所述第一硅化物层和第二硅化物层的形成方法还包括：在栅极结构两侧的半导体衬底内分别形成初始第三掺杂区和初始第四掺杂区，所述初始第三掺杂区和初始第四掺杂区掺杂类型相同；对所述初始第三掺杂区和初始第四掺杂区进行金属硅化处理，使得所述初始第三掺杂区形成为第一硅化物层，使得所述初始第四掺杂区形成为第二硅化物层。

可选的，其特征在于，所述第一硅化物层底部表面低于第一掺杂区底部表面，或者所述第一硅化物层底部表面与第一掺杂区底部表面齐平。

可选的，其特征在于，所述第二硅化物层底部表面低于第二掺杂区底部表面，或者所述第二硅化物层底部表面与第二掺杂区底部表面齐平。

可选的，所述第一掺杂区和第二掺杂区的形成方法包括：在栅极结构两侧形成侧墙；形成侧墙后，在栅极结构和侧墙两侧的半导体衬底内形成第一硅化物层和第二硅化物层；形成第一硅化物层和第二硅化物层后，去除侧墙；在去除所述侧墙之后，对所述栅极结构一侧的半导体衬底进行第一离子注入，形成所述第一掺杂区；形成第一掺杂区后，对所述栅极结构另一侧的半导体衬底进行第二离子注入，形成所述第二掺杂区。

可选的，所述侧墙的厚度为10nm～16nm。

可选的，所述第一掺杂区还具有第三掺杂离子，当所述第一离子的导电类型为p型时，所述第三掺杂离子为锗离子、锡离子，锑离子或者碳离子；当所述第一离子的导电类型为n型时，所述第三掺杂离子为碳离子、氮离子或锗离子。

可选的，所述第二掺杂区还具有第四掺杂离子；所述第二离子的导电类型为n型时，所述第四掺杂离子为碳离子、氮离子或锗离子；当所述第二离子的导电类型为p型时，所述第四掺杂离子包括：锗离子、锡离子，锑离子或者碳离子。

可选的，所述第一掺杂区的形成工艺为第一离子注入工艺，所述第一离子注入工艺的参数包括：所述注入离子包括硼离子和锗离子或者bf^2-离子和锗离子，硼离子能量范围为0.5kev～2kev，锗离子能量范围为10kev～50kev，剂量范围为3e14atom/cm²～6e14atom/cm²；或者bf^2-离子能量范围为0.5kev～2kev，锗离子能量范围为10kev～50kev。

可选的，所述第二掺杂区的形成工艺为第二离子注入工艺，所述第二离子注入工艺的参数包括：所述注入离子包括磷离子和碳离子，磷离子能量范围为2kev～10kev，碳离子能量范围为3kev～15kev，剂量范围为3e14atom/cm²～6e14atom/cm²。

可选的，，还包括：形成第一掺杂区和第二掺杂区后，在所述半导体衬底上形成介质层，所述介质层覆盖伪栅极结构侧壁；去除伪栅极结构，在所述介质层内形成栅开口；在所述栅开口内形成栅极结构。

可选的，形成第一掺杂区和第二掺杂区后，形成介质层前，还包括：在所述伪栅极结构两侧形成保护侧墙，所述保护侧墙覆盖第一掺杂区和第二掺杂区顶部表面，所述保护侧墙覆盖伪栅极结构侧壁，所述介质层覆盖保护侧墙侧壁。

可选的，所述保护侧墙的厚度为7nm～12nm。

可选的，所述保护侧墙的材料包括：氢原子百分比为0.1％～1％的氮化硅。

可选的，形成栅开口后，形成栅极结构前，还包括对所述栅开口暴露出的半导体衬底进行第三离子注入，所述注入离子为第五掺杂离子。

相应的，本发明还提供一种隧穿场效应晶体管，包括：半导体衬底，所述半导体衬底内具有沟道区，所述沟道区表面具有栅极结构；位于栅极结构两侧的半导体衬底内的第一硅化物层和第二硅化物层，第一硅化物层和第二硅化物层到栅极结构侧壁的距离大于零；位于第一硅化物层和栅极结构之间形成第一掺杂区，所述第一掺杂区具有第一离子；位于第二硅化物层和栅极结构之间形成第二掺杂区，所述第二掺杂区具有第二离子，所述第一离子和第二离子导电类型相反。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明提供的隧穿场效应晶体管的形成方法中，第一掺杂区和第二掺杂区的掺杂离子的导电类型不同，第一掺杂区、第二掺杂区和沟道区一起构成隧穿场效应晶体管。第一硅化物层和第一掺杂区相连，第二硅化物层和第二掺杂区相连，由于第一硅化物层和第二硅化物层导电性能好，能够将隧穿沟道区的载流子尽快导出，增大沟道区的电流；同时第一硅化物层和第二硅化物层后续与插塞接触，降低第一硅化物层和第二硅化物层与插塞之间的接触电阻，进一步增大了开态电流，从而提高隧穿场效应晶体管的性能。

进一步，所述保护侧墙为氢原子百分比为0.1％～1％的氮化硅，氢原子与第一掺杂区和第二掺杂区形成过程中的杂质离子反应，提高第一掺杂区和第二掺杂区的掺杂质量，提高隧穿电流，优化隧穿场效应晶体管的性能。

附图说明

图1是一种隧穿场效应晶体管的结构示意图；

图2至图8是本发明一实施例中隧穿场效应晶体管的形成过程的结构示意图。

具体实施方式

正如背景技术所述，现有技术的隧穿场效应晶体管的性能较差。

图1是一种隧穿场效应晶体管的结构示意图。

一种隧穿场效应晶体管，参考图1，包括：半导体衬底100，位于半导体衬底100表面的沟道区110，位于沟道区表面的栅极结构120，位于栅极结构120两侧的半导体衬底100内的第三掺杂区131和第四掺杂区132。

所述第三掺杂区131和第四掺杂区132分别为隧穿场效应晶体管的源端和漏端，二者一个为p区(空穴掺杂)，一个为n区(电子掺杂)，中间沟道区110为本征材料。在驱动电压下空穴可以从p区隧穿至n区，形成隧穿电流，隧穿场效应晶体管具有小的漏电流和较小的亚阈值斜率等优点，但由于其利用隧穿效应产生电流，因此其开态电流较小，从而导致隧穿场效应晶体管性能较差。

为了解决上述问题，本发明提供一种隧穿场效应晶体管的形成方法，在隧穿场效应晶体管的源漏掺杂区两侧分别形成第一硅化物层和第二硅化物层，第一硅化物层与一个源漏掺杂区相连接，第二硅化物层与另一个源漏掺杂区相连接；由于第一硅化物层和第二硅化物层导电性能好，能够将隧穿沟道区的载流子尽快导出，增大沟道区的电流，从而提高隧穿场效应晶体管的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图2至图8是本发明一实施例中隧穿场效应晶体管形成过程的结构示意图。

请参考图2，提供半导体衬底200。

本实施例中，隧穿场效应晶体管为鳍式场效应晶体管，所述半导体衬底200上具有鳍部210。其他实施例中，隧穿场效应晶体管为平面式场效应晶体管，所述半导体衬底200为平面式结构。

本实施例中，所述半导体衬底200的材料为单晶硅。所述半导体衬底200还可以是多晶硅或非晶硅。所述半导体衬底200的材料还可以为锗、锗化硅、砷化镓等半导体材料。所述半导体衬底200还能够是绝缘体上半导体结构，所述绝缘体上半导体结构包括绝缘体及位于绝缘体上的半导体材料层，所述半导体材料层的材料包括硅、锗、硅锗、砷化镓或铟镓砷等半导体材料。

本实施例中，所述鳍部210通过图形化所述半导体衬底200而形成。在其它实施例中，可以是：在所述半导体衬底上形成鳍部材料层，然后图形化所述鳍部材料层，从而形成鳍部210。

本实施例中，所述鳍部210的材料为单晶硅。在其它实施例中，所述鳍部210的材料为单晶锗硅或者其它半导体材料。

本实施例中，所述半导体衬底200上还具有隔离层，所述隔离层覆盖鳍部的部分侧壁表面，且所述隔离层表面低于所述鳍部210的顶部表面。所述隔离层的材料包括氧化硅。

本实施例中，所述鳍部210的表面具有保护层(未图示)，所述保护层在后续对鳍部210进行离子注入时保护鳍部210。

所述保护层的材料包括氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅，本实施例中，所述保护层的材料为氧化硅。

所述半导体衬底200内具有沟道区，所述沟道区表面具有栅极结构。

本实施例中，所述栅极结构为伪栅极结构。

其他实施例中，所述栅极结构包括：栅介质层和位于栅介质层表面的栅极层。

继续参考图2，在所述半导体衬底200上形成横跨鳍部210的伪栅极结构，沟道区位于伪栅极结构覆盖的半导体衬底200内。

所述伪栅极结构为后续形成栅极结构提供空间。

本实施例中，所述伪栅极结构包括伪栅极层220和伪栅保护层221，所述伪栅极层220覆盖部分鳍部210的侧壁和顶部表面。

所述伪栅极层220的材料为多晶硅，所述伪栅保护层221的材料为氮化硅。

其他实施例中，所述伪栅极结构包括伪栅介质层、位于伪栅介质层表面的伪栅极层和位于伪栅极层表面的伪栅保护层。

参考图3，分别在伪栅极结构两侧的半导体衬底内形成第一硅化物层241和第二硅化物层242，第一硅化物层241和第二硅化物层242到伪栅极结构侧壁的距离大于零。

所述第一硅化物层241和第二硅化物层242的材料包括：金属层或金属硅化物层。

本实施例中，所述第一硅化物层241和第二硅化物层242的材料为金属硅化物层。

所述第一硅化物层241和第二硅化物层242的形成方法包括：在伪栅极结构两侧的半导体衬底200内分别形成初始第三掺杂区和初始第四掺杂区，所述初始第三掺杂区和初始第四掺杂区掺杂类型相同；对所述初始第三掺杂区和初始第四掺杂区进行金属硅化处理，使得所述初始第三掺杂区形成为第一硅化物层241，使得所述初始第四掺杂区形成为第二硅化物层242。

所述第一硅化物层241底部表面低于后续形成的第一掺杂区底部表面，或者所述第一硅化物层241底部表面与第一掺杂区底部表面齐平。

所述第二硅化物层242底部表面低于后续形成的第二掺杂区底部表面，或者所述第二硅化物层242底部表面与第二掺杂区底部表面齐平。

本实施例中，所述第一硅化物层241底部表面与第一掺杂区底部表面齐平，所述第二硅化物层242底部表面与第二掺杂区底部表面齐平。

所述第一硅化物层241底部表面与第一掺杂区底部表面齐平，所述第二硅化物层242底部表面与第二掺杂区底部表面齐平，第一掺杂区和第二掺杂区为后续形成的隧穿场效应晶体管的源漏掺杂区，则第一硅化物层241和第二硅化物层242与后续形成的隧穿场效应晶体管的源漏掺杂区接触面积较大，能较快的将隧穿场效应晶体管的电流导出，提高隧穿场效应晶体管的开态电流。

在一实施例中，所述第一硅化物层241底部的半导体衬底200内具有第三掺杂区，所述第二硅化物层242底部的半导体衬底200内具有第四掺杂区；所述第一硅化物层241和第二硅化物层242的形成方法包括：在伪栅极结构两侧的半导体衬底200内分别形成初始第三掺杂区和初始第四掺杂区，所述初始第三掺杂区和初始第四掺杂区掺杂类型相同；对所述初始第三掺杂区和初始第四掺杂区进行金属硅化处理，形成第三掺杂区和位于第三掺杂区表面的第一硅化物层241，形成第四掺杂区和位于第四掺杂区表面的第二硅化物层242。

在一实施例中，所述第一硅化物层241和第二硅化物层242的材料为金属层，所述第一硅化物层241和第二硅化物层242的形成方法包括：在栅极结构两侧的半导体衬底内分别形成第一凹槽和第二凹槽；在所述第一凹槽内形成所述第一硅化物层241；在所述第二凹槽内形成所述第二硅化物层242。

在一实施例中，所述第一硅化物层241和第二硅化物层242的材料为金属硅化物层，所述第一硅化物层241和第二硅化物层242的形成方法包括：在栅极结构两侧的半导体衬底200内分别形成第一凹槽和第二凹槽；在所述第一凹槽内和第二凹槽内形成金属层；对所述金属层、第一凹槽底部的半导体衬底和第二凹槽底部的半导体衬底进行退火处理，在所述第一凹槽内形成所述第一硅化物层241；在所述第二凹槽内形成所述第二硅化物层242。

本实施例中，形成第一硅化物层241和第二硅化物层242之前，还包括在伪栅极结构侧壁形成侧墙230，所述侧墙230覆盖伪栅极层220和伪栅保护层221的侧壁表面。

所述侧墙230定义了后续形成的第一掺杂区和第二掺杂区的位置。

所述侧墙的形成方法包括：在所述半导体衬底200、鳍部210和伪栅极结构上形成侧墙材料层(未图示)；回刻蚀所述侧墙材料层，直至暴露出伪栅保护层221和鳍部210的顶部表面，在伪栅极结构侧壁形成所述侧墙230。

所述侧墙230的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。

本实施例中，所述侧墙230的材料为氮化硅。

所述侧墙230的厚度为10nm～16nm。

本实施例中，所述初始第三掺杂区与初始第四掺杂区的形成方法包括：对所述伪栅极结构和侧墙两侧的鳍部210进行离子注入，形成初始第三掺杂区与初始第四掺杂区。

当所述栅极结构用于形成n型器件时，所述初始第三掺杂区与初始第四掺杂区的掺杂离子为n型离子，所述n型离子包括：磷离子、砷离子或锑离子；所述初始第三掺杂区与初始第四掺杂区的材料包括掺杂有n型离子的硅锗。

当所述栅极结构用于形成p型器件时，所述初始第三掺杂区与初始第四掺杂区的掺杂离子为p型离子，所述p型离子包括：硼离子、bf^2-离子或铟离子；所述初始第三掺杂区与初始第四掺杂区的材料包括掺杂有p型离子的硅。

本实施例中，所述栅极结构用于形成p型器件，所述初始第三掺杂区与初始第四掺杂区的材料包括掺杂有硼离子的硅。

其他实施例中，所述栅极结构用于形成n型器件，所述初始第三掺杂区与初始第四掺杂区的材料包括掺杂有磷离子的硅锗。

所述金属硅化处理的方法包括：在初始第三掺杂区与初始第四掺杂区表面形成金属层(未图示)；形成金属层后，对所述金属层、初始第三掺杂区和初始第四掺杂区进行第一退火处理，使得所述初始第三掺杂区形成为第一硅化物层241，使得所述初始第四掺杂区形成为第二硅化物层242。

所述金属层的材料包括：ti、co或ni。

形成金属层的工艺为沉积工艺，如溅射工艺。

所述第一退火处理包括激光退火或尖峰退火。

所述第一退火处理采用激光退火或尖峰退火的好处包括：激光退火和尖峰退火升温过程较快，避免升温过程引起隧穿场效应晶体管的掺杂区域的离子有较大的扩散，提高了掺杂区域的稳定性。

形成第一硅化物层241和第二硅化物层242后，在第一硅化物层241和栅极结构之间形成第一掺杂区，所述第一掺杂区具有第一离子；在第二硅化物层242和栅极结构之间形成第二掺杂区，所述第二掺杂区具有第二离子，所述第一离子和第二离子导电类型相反。具体请参考图4至图5。

请参考图4，形成第一硅化物层241和第二硅化物层242后，去除侧墙230；去除侧墙230后，对所述伪栅极结构一侧的鳍部210进行第一离子注入，形成第一掺杂区251。

所述第一掺杂区251的形成方法包括：去除所述侧墙230后，在伪栅极结构和第二硅化物层242表面形成第一掩膜层(未图示)；形成第一掩膜层后，对所述第一硅化物层241和鳍部210进行离子注入，在第一硅化物层241和沟道区之间形成所述第一掺杂层251。

所述第一掩膜层的材料包括:光刻胶。

所述第一掺杂区251位于第一硅化物层241和沟道区之间，与第一硅化物层241和沟道区相连。

所述第一掺杂区251和后续形成的第二掺杂区252的掺杂离子的导电类型不同，共同构成隧穿场效应晶体管的p区和n区，为形成隧穿场效应晶体管提供隧穿空穴和电子。

所述第一掺杂区251具有第一离子，所述第二掺杂区252具有第二离子，所述第一离子与第二离子导电类型不同。

当所述第一离子的导电类型为n型，所述第二离子的导电类型为p型时，所述第一离子包括：包括磷离子、砷离子或锑离子；所述第二离子包括：硼离子、bf^2-离子或铟离子

当所述第一离子的导电类型为p型，所述第二离子的导电类型为n型时，所述第一离子包括：硼离子、bf^2-离子或铟离子；所述第二离子包括：包括磷离子、砷离子或锑离子。

所述第一掺杂区还具有第三掺杂离子，当所述第一离子的导电类型为p型时，所述第三掺杂离子为锗离子、锡离子，锑离子或者碳离子；当所述第一离子的导电类型为n型时，所述第三掺杂离子为碳离子、氮离子或锗离子。

所述第三掺杂离子能够控制第一离子扩散进入到附近的沟道区，减少第三掺杂离子对沟道区的影响。

本实施例中，所述第一离子的导电类型为n型，所述第二离子的导电类型为p型。

本实施例中，所述第一离子注入的参数包括：所述第一离子注入的离子包括硼离子或锗离子，硼离子能量范围为0.5kev～2kev，锗离子能量范围为10kev～50kev，剂量范围为3e14atom/cm²～6e14atom/cm²，倾斜角度为10度～35度；所述倾斜角度为注入方向与半导体衬底所在平面的法线之间的夹角。

在一实施例中，所述第一离子注入的参数包括：所述第一离子注入的离子包括bf^2-离子或锗离子，bf^2-离子能量范围为0.5kev～2kev，锗离子能量范围为10kev～50kev，剂量范围为3e14atom/cm²～6e14atom/cm²，倾斜角度为10度～35度；所述倾斜角度为注入方向与半导体衬底所在平面的法线之间的夹角。

其他实施例中，所述第一离子的导电类型为p型，所述第二离子的导电类型为n型。

请参考图5，形成第一掺杂区251后，对所述伪栅极结构另一侧的鳍部210进行第二离子注入，形成第二掺杂区252。

形成第一掺杂区251后，形成第二掺杂区252之前，还包括：去除所述第一掩膜层，去除所述第一掩膜层的工艺为灰化工艺。

所述第二掺杂区252的形成方法包括：在伪栅极结构、第一掺杂层251和第一硅化物层241表面形成第二掩膜层(未图示)；形成第二掩膜层后，对所述第二硅化物层242和鳍部210进行离子注入，在第二硅化物层242和沟道区之间形成所述第一掺杂层252。

所述第二掺杂区252位于第二硅化物层242和沟道区之间，与第二硅化物层242和沟道区相连。

所述第二掺杂区还具有第四掺杂离子；所述第二离子的导电类型为n型时，所述第四掺杂离子为碳离子、氮离子或锗离子；当所述第二离子的导电类型为p型时，所述第四掺杂离子包括：锗离子、锡离子，锑离子或者碳离子。

所述第四掺杂离子能够控制第二离子的扩散，减小第二离子对沟道区的影响。

本实施例中，所述第一离子的导电类型为n型，所述第二离子的导电类型为p型。

本实施例中，所述第二离子注入的参数包括：所述第二离子注入的离子包括磷离子和碳离子，磷离子能量范围为2kev～10kev，碳离子能量范围为3kev～15kev，剂量范围为3e14atom/cm²～6e14atom/cm²，倾斜角度为10度～35度；所述倾斜角度为注入方向与半导体衬底所在平面的法线之间的夹角。其他实施例中，所述第一离子的导电类型为p型，所述第二离子的导电类型为n型。

第一掺杂区和第二掺杂区的掺杂离子的导电类型不同，第一掺杂区、第二掺杂区和沟道区一起构成隧穿场效应晶体管。第一硅化物层和第一掺杂区相连，第二硅化物层和第二掺杂区相连，由于第一硅化物层和第二硅化物层导电性能好，能够将隧穿沟道区的载流子尽快导出，增大沟道区的电流；同时第一硅化物层和第二硅化物层后续与插塞接触，降低第一硅化物层和第二硅化物层与插塞之间的接触电阻，进一步增大了开态电流，从而提高隧穿场效应晶体管的性能。

在一实施例中，所述第一硅化物层底部具有第三掺杂区，所述第二硅化物层底部具有第四掺杂区；第三掺杂区和第四掺杂区的离子掺杂浓度较高，第一硅化物层和第二硅化物层与后续形成的插塞之间的接触电阻较小，第一掺杂区251、第二掺杂区252的离子类型相反，第三掺杂区、第四掺杂区、第一掺杂区251、第二掺杂区252和沟道区一起共同构成隧穿场效应晶体管的为p-n-i-p-p型或者n-p-i-n-n型。

本实施例中，形成第一掺杂区251和第二掺杂区252后，还包括对所述第一掺杂区251和第二掺杂区252进行第二退火处理，所述第二退火处理包括激光退火或尖峰退火。

所述第二退火处理用于激活第一掺杂区251和第二掺杂区252内的掺杂离子。

所述第二退火处理采用激光退火或尖峰退火的好处包括：激光退火和尖峰退火升温过程较快，避免升温过程引起隧穿场效应晶体管的掺杂区域的离子有较大的扩散，提高了掺杂区域的稳定性。

其他实施例中，形成第一掺杂区251和第二掺杂区252后，不进行第二退火处理，在后续形成栅介质层等热制程时激活第一掺杂区251和第二掺杂区252内的掺杂离子。

请参考图6，形成第一掺杂区251和第二掺杂区252后，在所述半导体衬底200和鳍部210上形成介质层270，所述介质层270覆盖伪栅极结构侧壁。

本实施例中，形成第一掺杂区251和第二掺杂区252后，形成介质层270前，还包括：在所述伪栅极结构两侧形成保护侧墙260，所述保护侧墙260覆盖第一掺杂区251和第二掺杂区252顶部表面，所述保护侧墙260覆盖伪栅极结构侧壁，所述介质层270覆盖保护侧墙侧壁。

所述保护侧墙能使得后续形成的栅开口形状完整，同时吸收第一掺杂区251、第二掺杂区252和沟道区的杂质离子，提高第一掺杂区251和第二掺杂区252的掺杂质量，提高隧穿电流，提高隧穿场效应晶体管的性能。

所述保护侧墙的厚度为7nm～12nm。

所述保护侧墙的材料包括：氢原子百分比为0.1％～1％的氮化硅。

所述保护侧墙的材料为氢原子百分比为0.1％～1％的氮化硅，氢原子能够在热制程中与第一掺杂区251、第二掺杂区252和沟道区的杂质离子反应，减少杂质离子对第一掺杂区251、第二掺杂区252和沟道区的影响，提高隧穿场效应晶体管的性能。

请参考图7，形成介质层270后，去除伪栅极结构，在介质层270内形成栅开口261。

形成栅开口261后，形成栅极结构280前，还包括对所述栅开口270暴露出的鳍部210进行第三离子注入，所述注入离子为第五掺杂离子。

当所述栅极结构用于形成n型器件时，所述第五掺杂离子为n型离子，所述第五掺杂离子包括：磷离子、砷离子或锑离子。

当所述栅极结构用于形成p型器件时，所述第五掺杂离子为p型离子，所述第五掺杂离子包括：硼离子、bf^2-离子或铟离子。

对所述栅开口260底部的鳍部210进行掺杂，即对沟道区进行掺杂，提高了沟道区载流子的浓度，提高了隧穿电流，从而提高了隧穿场效应晶体管的性能。

本实施例中，所述栅极结构用于形成n型器件，所述第五掺杂离子为p型离子，所述第五掺杂离子包括：硼离子、bf^2-离子或铟离子，所述第三离子注入的注入离子为硼离子，第三离子注入后沟道区的掺杂浓度为1e18atom/cm³～5e18atom/cm³。

其他实施例中，所述栅极结构用于形成p型器件，所述第五掺杂离子为n型离子，所述第五掺杂离子包括：磷离子、砷离子或锑离子，所述第三离子注入的注入离子为磷离子，第三离子注入后沟道区的掺杂浓度为1e18atom/cm³～5e18atom/cm³。

请参考图8，形成栅开口261后，在所述栅开口261内形成栅极结构280，所述栅极结构280顶部表面和介质层270顶部表面齐平。

所述栅极结构280包括栅介质层和位于所述栅介质层上的栅极层292。

所述栅极结构280的形成工艺步骤包括：在所述介质层270上和所述栅开口261的侧壁和底部表面形成栅介质膜；在所述栅介质膜上形成填充所述栅开口261的栅极膜；平坦化所述栅介质膜和栅极膜，直至暴露出所述介质层270的顶部表面为止。

具体地，在所述栅开口261的底部和侧壁上形成栅介质层，所述栅介质层包括位于所述栅开口261底部的界面层以及位于所述界面层表面的栅介质本体层；在所述栅介质层上形成填充开口的栅极层。

所述界面层形成于开口底部，能避免所述栅介质本体层与所述鳍部210直接接触造成的不良影响。

所述界面层的形成工艺为湿法氧化工艺。

所述界面层的材料为氧化硅或氮氧化硅。

所述界面层的厚度过小时界面状态不好，界面层厚度过厚时会使得器件阈值电压抬高，不符合器件需求。

本实施例中所述栅介质本体层材料为高k介质材料(介电系数大于3.9)；所述高k介质材料包括氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。

所述栅介质膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺的一种或多种组合。本实施例中栅氧化膜的形成工艺为原子层沉积工艺。

所述栅极层的材料为金属，所述金属材料包括铜、钨、镍、铬、钛、钽和铝中的一种或多种组合。

所述栅极膜的形成工艺为物理气相沉积工艺和电镀工艺中的一种或两种组合。本实施例中所述栅极膜的形成工艺为物理气相沉积工艺。

平坦化所述栅介质膜和栅极膜，用于去除所述介质层270表面的栅介质膜和栅极膜，同时避免由于金属材料残留而在所述栅极层顶部产生漏电流，从而保证所形成的半导体结构的电学性能稳定。

在本实施例中，在形成所述栅介质层之后，形成栅极层之前，还包括在所述栅介质层的表面形成功函数层(未图示)。

所述功函数层用于调节所形成半导体结构的阈值电压。

本实施例中，如果所述功函数层用于形成pmos晶体管，所述功函数层的材料为氧化钛或氮化钛；如果所述功函数层用于形成nmos晶体管，所述功函数层的材料为钛或钽。

本实施例中，形成所述功函数层的工艺为化学气相沉积工艺。

相应的，本实施例还提供一种采用上述方法形成的隧穿场效应晶体管，参考图8，包括：半导体衬底200，所述半导体衬底200内具有沟道区，所述沟道区表面具有栅极结构280；位于栅极结构280两侧的半导体衬底200内的第一硅化物层241和第二硅化物层242，第一硅化物层241和第二硅化物层242到栅极结构280侧壁的距离大于零；位于第一硅化物层241和栅极结构280之间形成第一掺杂区251，所述第一掺杂区251具有第一离子；位于第二硅化物层242和栅极结构280之间形成第二掺杂区252，所述第二掺杂区252具有第二离子，所述第一离子和第二离子导电类型相反。

所述半导体衬底200参照前述实施例的内容，不再详述。

所述栅极结构280的结构和位置参考前述实施例的内容，不再详述。

所述第一硅化物层241和第二硅化物层242的材料和位置参考前述实施例的内容，不再详述。

所述第一掺杂区251和第二掺杂区252的材料和位置参考前述实施例的内容，不再详述。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。