技术特征：
技术总结
本发明提供一种非易失性半导体存储器件，包括MOS晶体管以及依次沉积于MOS晶体管的漏极区上方的阻挡层、浮栅、隧穿氧化层和控制栅；其中，栅极区连接至工作电压，当栅极区在工作电压下，源极区至漏极区的沟道导通，使漏极区的电压一致于源极区；源极区连接至第一电压，控制栅连接至第二电压，当第一电压和第二电压使隧穿氧化层两端的电势差超过阈值，隧穿氧化层被隧穿；以及阻挡层用于阻挡浮栅中的电荷向漏极区流失。本发明的技术方案可以提供一种基于DRAM架构的新型非易失性存储器件，实现多位非易失性数据存储功能。
技术研发人员：周步康;张城绪
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2018.07.18
技术公布日：2018.11.02