于2017年9月4日提交的日本专利申请no.2017-169324的包括说明书、附图和摘要的公开内容通过引用全部并入本文。
本发明涉及半导体器件和半导体器件的制造方法;并且适当地适用于例如具有场效应型mos晶体管元件作为双向切换元件的半导体器件。
背景技术:
作为用于保护二次电池(诸如锂离子电池)免受例如过充电、过放电等的保护电路的半导体器件,存在使用场效应型mos(金属氧化物半导体)晶体管元件作为能够切换双向电流路径的开关元件的半导体器件。
为了使得能够切换双向电流路径,分别是垂直的并且具有寄生二极管的第一mos晶体管元件和第二mos晶体管元件串联电耦接。作为公开这种半导体器件的专利文献,有专利文献1和专利文献2。
在专利文献1和专利文献2中,提出了通过在芯片(半导体基板)中交替布置分别垂直的第一mos晶体管元件和第二mos晶体管元件而形成的半导体器件。
在第一mos晶体管元件中,一个第一栅极电极和另一个第一栅极电极彼此分开布置。在所述一个第一栅极电极和另一个第一栅极电极之间形成第一源极层和第一漏极层。
在第二mos晶体管元件中,一个第二栅极电极和另一个第二栅极电极彼此分开布置。在所述一个第二栅极电极和另一个第二栅极电极之间形成第二源极层和第二漏极层。
第一漏极层和第二漏极层在半导体基板上方的半导体层中形成。与第一源极层电耦接的第一源极电极和与第二源极层电耦接的第二源极电极交替地布置在半导体层的表面上。在这里,专利文献3公开了垂直型mos晶体管元件。
专利文献
专利文献1:日本未审查的专利申请公开no.2006-147700
专利文献2:日本未审查的专利申请公开no.2007-201338
专利文献3:日本未审查的专利申请公开no.2010-258252
技术实现要素:
在半导体器件中,第一源极电极被形成为覆盖位于彼此分开布置一个第一栅极电极和另一个第一栅极电极之间的第一源极层等。另外,第二源极电极被形成为覆盖位于彼此分开布置的一个第二栅极电极和另一个第二栅极电极之间的第二源极层等。
具有保护电路的半导体器件也需要密集化(densify),以便与使用二次电池的便携式装备等的小型化和高性能对应。响应于半导体器件的密集化(densification),需要缩短一个第一(第二)栅极电极和另一个第一(第二)栅极电极之间的间隔。
但是,第一(第二)源极电极被形成为覆盖位于一个第一(第二)栅极电极和另一个第一(第二)栅极电极之间的区域。因此,从将第一(第二)源极电极图案化为期望形状的观点来看,第一(第二)源极电极的图案化变得困难。
根据本说明书中的描述和附图,其它问题和新特征将是清楚的。
根据实施例的半导体器件具有第一导电类型的半导体基板、第一导电类型的半导体层、第一元件区域和第二元件区域、多个第一晶体管元件、多个第二晶体管元件、层间绝缘膜、第一源极电极和第二源极电极。在半导体基板之上形成半导体层,以便与半导体基板接触。第一元件区域和第二元件区域交替限定在半导体层中。第一晶体管元件中的每一个在第一元件区域中形成并具有第一栅极电极、第一漏极和第一源极。第二晶体管元件中的每一个在第二元件区域中形成并具有第二栅极电极、第二漏极和第二源极。层间绝缘膜被形成为覆盖第一晶体管元件和第二晶体管元件。第一源极电极在层间绝缘膜之上形成并电耦接到第一源极。第二源极电极在层间绝缘膜之上与第一源极电极分开形成,并且电耦接到第二源极。第一漏极和第二漏极通过半导体基板电耦接。在第一元件区域中,第一栅极电极在第一方向上延伸并且在与第一方向交叉的第二方向上彼此分开布置。第一源极电极被布置为跨第一栅极电极并且覆盖以第一栅极电极插入其间的方式在第二方向上位于一侧和另一侧的半导体层的部分。
根据另一个实施例的半导体器件的制造方法包括以下步骤。在第一导电类型的半导体基板之上形成第一导电类型的半导体层。在半导体层中交替限定第一元件区域和第二元件区域。在第一元件区域中形成多个第一晶体管元件,每个第一晶体管元件具有第一栅极电极以及电耦接到半导体基板的第一漏极和第一源极,并且,还在第二元件区域中形成多个第二晶体管元件,每个第二晶体管元件具有第二栅极电极以及电耦接到半导体基板的第二漏极以及第二源极。形成层间绝缘膜以覆盖第一晶体管元件和第二晶体管元件。在层间绝缘膜之上,形成与第一晶体管元件中的每一个中的第一源极电耦接的第一源极电极,并且还形成与第二晶体管元件中的每一个中的第二源极电耦接的第二源极电极。在形成第一晶体管元件的步骤,第一栅极电极在第一方向上延伸并且在与第一方向交叉的第二方向上彼此分开地形成。在形成第一源极电极的步骤中,形成第一源极电极以跨第一栅极电极并覆盖以第一栅极电极插入其间的方式在第二方向上位于一侧和另一侧的半导体层的部分。
通过根据实施例的半导体器件,能够获得具有适于密集化的第一源极电极和第二源极电极的半导体器件。
通过根据另一个实施例的半导体器件的制造方法,能够很好地图案化第一源极电极和第二源极电极。
附图说明
图1是示出根据实施例的半导体器件所应用到的保护电路的示例的图。
图2是示出根据第一实施例的半导体器件中主要是第一源极电极和第二源极电极的平面图案的示例的平面图。
图3是示出根据本实施例的主要是第一栅极电极、第二栅极电极和插塞的平面图案的示例的平面图,第一栅极电极、第二栅极电极和插塞布置在第一源极电极和第二源极电极下方。
图4是示出根据本实施例在图2中的切割线iv-iv处取得的横截面结构的截面视图。
图5是示出用于说明根据本实施例的半导体器件的操作的电流路径的截面视图。
图6是示出根据本实施例的半导体器件的制造方法中的步骤的截面视图。
图7是示出根据本实施例在图6所示的步骤之后执行的步骤的截面视图。
图8是示出根据本实施例在图7所示的步骤之后执行的步骤的截面视图。
图9是示出根据本实施例在图8所示的步骤之后执行的步骤的截面视图。
图10是示出根据本实施例在图9所示的步骤之后执行的步骤的截面视图。
图11是示出根据本实施例在图10所示的步骤之后执行的步骤的截面视图。
图12是示出根据本实施例在图11所示的步骤之后执行的步骤的截面视图。
图13是示出根据本实施例在图12所示的步骤之后执行的步骤的截面视图。
图14是示出根据本实施例在图13所示的步骤之后执行的步骤的截面视图。
图15是示出根据本实施例在图14所示的步骤之后执行的步骤的截面视图。
图16是示出根据本实施例在图15所示的步骤之后执行的步骤的截面视图。
图17是示出根据本实施例在图16所示的步骤之后执行的步骤的截面视图。
图18是根据第一比较示例的半导体器件的局部截面视图。
图19是根据第二比较示例的半导体器件的平面图。
图20是在图19中的切割线xx-xx处取得的截面视图。
图21是用于说明由根据本实施例的半导体器件引起的效果的截面视图。
图22是示出根据第二实施例的半导体器件的横截面结构的截面视图。
图23是示出用于说明根据本实施例的半导体器件的操作的电流路径的截面视图。
图24是示出根据本实施例的半导体器件的制造方法中的步骤的截面视图。
图25是示出根据本实施例在图24所示的步骤之后执行的步骤的截面视图。
具体实施方式
首先,说明半导体器件的使用状态。图1中示出了二次电池sba的保护电路的示例。例如,控制器pcp和半导体器件sed耦接到二次电池sba(诸如锂离子电池)。在半导体器件sed中,第一mos晶体管元件fmtr和第二mos晶体管元件smtr串联电耦接。
首先,当二次电池sba被充电时,外部电源eba被耦接。另外,中第一mos晶体管元件fmtr和第二mos晶体管元件smtr都通过来自控制器pcp的信号在半导体器件sed处于导通(on)状态。通过在箭头y1的方向从外部电源eba馈送电流来对二次电池sba充电。
当充电完成时,控制器pcp检测到充电完成并且第一mos晶体管元件fmtr处于关断(off)状态。在关断状态的第一mos晶体管元件fmtr中,寄生二极管指向与电流流动相反的方向。因此,电路被切断并且二次电池sba的过充电被防止。
其次,当二次电池sba放电时,负载pl被耦接。另外,中第一mos晶体管元件fmtr和第二mos晶体管元件smtr都通过来自控制器pcp的信号在半导体器件sed处于导通状态。通过在箭头y2的方向从二次电池sba馈送电流,电力被放电到负载pl。
当放电完成时,控制器pcp检测到放电完成并且第二mos晶体管元件smtr处于关断状态。在关断状态的第二mos晶体管元件smtr中,寄生二极管指向与电流流动相反的方向。因此,电路被切断并且二次电池sba的过放电被防止。
下面说明具有第一mos晶体管元件fmtr和第二mos晶体管元件smtr的半导体器件sed。
第一实施例
说明根据第一实施例的半导体器件。如图2和3所示,在半导体器件sed的表面之上,布置第一栅极端子fgt、第二栅极端子sgt、第一源极电极fse和第二源极电极sse。第一栅极端子fgt布置在对角线的一端的拐角处,并且第二栅极端子sgt布置在对角线的另一端的拐角处。
在这里的图3中,省略了第一栅极电极fgel和第二栅极电极sgel的部分,以便消除图的复杂性。第一源极电极fse和第二源极电极sse分别具有梳状形状并且被布置为彼此啮合。更详细地说明半导体器件sed的结构。
如图3和4所示,在半导体器件sed中,形成n型外延层nel以便与n+型半导体基板sub的表面接触。半导体基板sub的杂质浓度高于n型外延层nel的杂质浓度。在n型外延层nel中交替地限定第一元件区域fer和第二元件区域ser。
第一mos晶体管元件fmtr在第一元件区域fer中形成。第一栅极电极fgel在从n型外延层nel的表面延伸并且到达半导体基板的沟槽trc中形成,其中栅极氧化膜gif或场氧化膜fol插入其间。在这里,三个第一栅极电极fgel布置在第一元件区域fer中。
三个第一栅极电极fgel中的每一个被形成为在一个方向(第一方向)上延伸。第一栅极电极fge2(第一栅极电极第二区段)与布置在与延伸方向交叉的栅极长度方向(第二方向)的一侧的中央的第一栅极电极fge1(第一栅极电极第一区段)分开形成。在栅极长度方向的另一侧与第一栅极电极fge1分开形成第一栅极电极fge3(第一栅极电极第三区段)。每个第一mos晶体管元件fmtr的第一栅极电极fgel电耦接到第一栅极端子fgt。
在位于各个第一栅极电极fge1至fge3之间的n型外延层nel的部分中的每个部分处形成n型的第一源极层fsr和p型的基极层br。第一源极层fsr在从n型外延层nel的表面到预定深度的范围内形成。基极层br位于第一源极层fsr的正下方。基极层br在从第一源极层fsr的底部到预定深度的范围内形成。位于基极层br正下方的n型外延层nel(半导体基板sub)的一部分是作为每个第一mos晶体管元件fmtr的漏极层的公共区域。
在第二元件区域ser中形成第二mos晶体管元件smtr。第二栅极电极sgel在从n型外延层nel的表面延伸并且到达半导体基板的沟槽trc中形成,其中栅极氧化膜gif或场氧化膜fol插入其间。在这里,三个第二栅极电极sgel布置在第二元件区域ser中。
三个第二栅极电极sgel中的每一个被形成为在一个方向(第一方向)上延伸。第二栅极电极sge2(第二栅极电极第二区段)与布置在与延伸方向交叉的栅极长度方向(第二方向)的一侧的中央的第二栅极电极sge1(第二栅极电极第一区段)分开形成。第二栅极电极sge3(第二栅极电极第三区段)在栅极长度方向的另一侧与第二栅极电极sge1分开形成。每个第二mos晶体管元件smtr的第二栅极电极sgel电耦接到第二栅极端子sgt。
在位于各个第二栅极电极sge1至sge3之间的n型外延层nel的部分中的每个部分处形成n型的第二源极层ssr和p型的基极层br。第二源极层ssr在从n型外延层nel的表面到预定深度的范围内形成。基极层br位于第二源极层ssr的正下方。基极层br在从第二源极层ssr的底部到预定深度的范围内形成。位于基极层br正下方的n型外延层的一部分是作为每个第二mos晶体管元件smtr的漏极层的公共区域。
形成层间绝缘膜ilf以覆盖第一mos晶体管元件fmtr和第二mos晶体管元件smtr。形成插塞wpg以穿透层间绝缘膜ilf。第一源极电极fse在位于第一元件区域fer中的层间绝缘膜ilf的一部分的表面上方形成。第一源极电极fse通过插塞wpg电耦接到第一mos晶体管元件fmtr的第一源极层fsr。第二源极电极sse在位于第二元件区域ser中的层间绝缘膜ilf的一部分的表面上方形成。第二源极电极sse通过插塞wpg电耦接到第二mos晶体管元件smtr的第二源极层ssr。
第一源极电极fse被布置为跨第一栅极电极fge1并覆盖以第一栅极电极fge1插入其间的方式在栅极长度方向上分别位于一侧和另一侧的第一源极层fsr(n型外延层nel)。第二源极电极sse被布置为跨第二栅极电极sge1并覆盖以第二栅极电极sge1插入其间的方式在栅极长度方向上分别位于一侧和另一侧的第二源极层ssr(n型外延层nel)。
第一源极电极fse和第二源极电极sse彼此交替分开布置。例如,第一源极电极fse和第二源极电极sse的厚度约为1μm。在这种情况下,第一元件区域fer的宽度(长度lc)和第二元件区域ser的宽度(长度ld)约为3μm。第一源极电极fse和第二源极电极sse之间的间隔约为1μm。第一源极电极fse的宽度(长度la)和第二源极电极sse的宽度(长度lb)约为2μm。此外,半导体基板的厚度(长度le)约为100μm。
在这里,数值仅是示例。例如,当第一源极电极fse和第二源极电极sse的厚度约为5μm时,第一源极电极fse和第二源极电极sse之间的间隔约为5μm。
下面说明伴随上述半导体器件的操作的电流流动。如开头已经说明的,当二次电池sba充电或放电时,第一mos晶体管元件fmtr和第二mos晶体管元件smtr都通过来自控制器pcp的信号在半导体器件sed中处于导通状态。
当二次电池sba充电时,电流从第二mos晶体管元件smtr流到第一mos晶体管元件fmtr。另一方面,当二次电池sba放电时,电流从第一mos晶体管元件fmtr流到第二mos晶体管元件smtr(参考图1)。
在这里,更详细地说明二次电池sba放电时的电流流动。负载pl通过二次电池sba的放电执行预定功能。在这种情况下,如图5所示,电流依次(参考箭头)从第一源极电极fse流到第一源极层fsr、沟道区、n型外延层nel(第一漏极)、半导体基板sub、n型外延层nel(第二漏极)、沟道区,第二源极层ssr和第二源极sse。
已在位于第一源极电极fse正下方右侧的第一mos晶体管元件fmtr(第一源极层fsr和n型外延层nel)中流动的电流主要在位于第二源极电极sse正下方左侧的第二mos晶体管元件smtr(n型外延层nel和第二源极层ssr)中流动。
另一方面,已在位于第一源极电极fse正下方左侧的第一mos晶体管元件fmtr(第一源极层fsr和n型外延层nel)中流动的电流主要在位于第二源极电极sse正下方右侧的第二mos晶体管元件smtr(n型外延层nel和第二源极层ssr)中流动。
当二次电池sba的放电完成时,第二mos晶体管元件smtr处于关断状态,电流的流动被寄生二极管拦截,并且来自二次电池sba的过放电被防止(参考图1)。在这里,在充电的情况下电流的流动是与放电的情况下电流的流动相反的流动。
下面说明上述半导体器件的制造方法的示例。首先,如图6所示,通过外延生长方法在n+型半导体基板sub的表面上形成n型外延层nel。接着,例如,形成用作掩模的氧化硅膜(图中未示出)以覆盖n型外延层nel。
接着,通过应用用于形成沟槽的预定的光刻处理和蚀刻处理来形成第一沟槽ftrc(参考图7)。接着,形成氮化硅膜(图中未示出)以覆盖第一沟槽ftrc等的表面。
接着,对氮化硅膜应用各向异性蚀刻处理。因此,如图7所示,分别位于第一沟槽ftrc的底部和氮化硅膜snl的上表面上的氮化硅膜的部分被移除,而位于第一沟槽ftrc等的侧壁表面上的氮化硅膜snl的部分保留。
接着,如图8所示,通过以氧化硅膜msl和氮化硅膜snl用作蚀刻掩模对在第一沟槽ftrc的底部暴露的n型外延层nel的部分应用蚀刻处理,来形成与第一沟槽ftrc连通的第二沟槽strc。
接着,如图9所示,通过应用热氧化处理,从第二沟槽strc的侧壁表面等暴露的n型外延层nel的部分被氧化,并牺牲氧化膜sof形成。接着,如图10所示,通过应用预定的蚀刻处理,移除牺牲氧化膜sof,并且n型外延层nel从第二沟槽strc的侧壁表面等暴露。
接着,如图11所示,通过应用热氧化处理,从第二沟槽strc等的侧壁表面等暴露的n型外延层nel的部分被氧化,并形成场氧化膜fol。接着,如图12所示,通过应用预定的蚀刻处理,移除氮化硅膜snl和氧化硅膜msl。接着,如图13所示,通过应用热氧化处理,从第一沟槽ftrc的侧壁表面等暴露的n型外延层的部分被氧化,并且栅极氧化膜gif形成。
接着,在填充沟槽trc的过程中,形成多晶硅膜(图中未示出)以覆盖n型外延层nel。接着,通过对多晶硅膜应用各向异性蚀刻处理,移除位于n型外延层nel等的上表面之上的多晶硅膜的一部分。因此,如图14所示,保留在沟槽trc中的多晶硅膜的部分被形成为第一栅极电极fgel和第二栅极电极sgel。
接着,通过在n型外延层nel的整个表面上注入p型杂质,形成基极层br。接着,通过应用预定的光刻处理,形成光致抗蚀剂图案(图中未示出)。接着,通过以光致抗蚀剂图案用作注入掩模注入n型杂质,形成为n+型的第一源极层fsr和第二源极层ssr。
接着,如图15所示,形成包括例如氧化硅膜等的层间绝缘膜ilf,以覆盖第一栅极电极fgel和第二栅极电极sgel。接着,对层间绝缘膜ilf应用预定的光刻处理和蚀刻处理。因此,如图16所示,形成用于暴露第一源极层fsr和基极层br的源极沟槽stc和用于暴露第二源极层ssr和基极层br的源极沟槽stc。
接着,通过经由源极沟槽stc注入p型杂质,形成高浓度基极层hcbr。接着,通过例如用钨膜等填充源极沟槽stc的内部,形成插塞wpg(参考图17)。
接着,形成具有预定厚度的铝膜(图中未示出),以便例如通过溅射法覆盖层间绝缘膜ilf。接着,对铝膜应用预定的光刻处理和蚀刻处理。因此,如图17所示,形成第一源极电极fse和第二源极电极sse。第一源极电极fse和第二源极电极sse彼此交替地分开形成。以这种方式,完成半导体器件的主要部分。
下面与根据比较示例的半导体器件相比来说明上述半导体器件的效果。首先,说明第一比较示例。如图18所示,在根据第一比较示例的半导体器件中,多个栅极电极gel彼此分开的形成。第一mos晶体管元件fmtr在彼此相邻的一个栅极电极gel和另一个栅极电极gel之间形成。第二mos晶体管元件smtr在彼此相邻的另一个栅极电极gel和还有另一个栅极电极gel之间形成。
形成第一源极电极fse以覆盖位于一个栅极电极gel和另一个栅极电极gel之间的区域(源极层)。形成第二源极电极sse以覆盖位于另一个栅极电极gel和还有另一个栅极电极gel之间的区域(源极层)。
在根据第一比较示例的半导体器件中,第一源极电极fse和第二源极电极sse中的任一个被形成为覆盖位于彼此相邻的栅极电极gel和栅极电极gel之间的区域(源极层)。
因此,如果试图缩短彼此相邻的栅极电极gel和栅极电极gel之间的间隔以便响应半导体器件的密集化,那么第一源极电极fse和第二源极电极sse的相应宽度也必须缩短。
但是,从光刻和蚀刻的观点来看,随着相邻的栅极电极gel和栅极电极gel之间的间隔变窄,越来越难以将第一源极电极fse和第二源极电极sse图案化为期望的尺寸,以便不会过度接近彼此。因此,第一源极电极fse和第二源极电极sse的宽度变窄受到限制。
在上述半导体器件sed中,与根据第一比较示例的半导体器件相比,第一源极电极fse被布置为跨第一栅极电极fge1并覆盖以第一栅极电极fge1插入其间的方式在栅极长度方向上位于一侧和另一侧的第一源极层fsr。第二源极电极sse被布置为跨第二栅极电极sge1并覆盖以第二栅极电极sge1插入其间的方式在栅极长度方向上位于一侧和另一侧的第二源极层ssr,。
因此,与第一比较示例相比,当相邻的第一栅极电极fgel之间的间隔和相邻的第二栅极电极sgel之间的间隔缩短时,可以确保第一源极电极fse的宽度和第二源极电极sse的宽度。因此,能够:良好地图案化第一源极电极fse和第二源极电极sse;并响应半导体器件的密集化。
下面说明第二比较示例。如图19和20所示,在根据第二比较例的半导体器件中,单独地形成第一mos晶体管元件fmtr和第二mos晶体管元件smtr。在第一mos晶体管元件fmtr中,形成第一源极电极fse和第一栅极端子fgt。在第二mos晶体管元件smtr中,形成第二源极电极sse和第二栅极端子sgt。
第一源极电极fse和第二源极电极sse布置在n型外延层nel之上。在半导体基板sub的表面之上形成n型外延层nel。背电极bed在半导体基板sub的背部形成。
在根据第二比较示例的半导体器件中,电流或者从第一mos晶体管元件fmtr流到第二mos晶体管元件smtr或者从第二mos晶体管元件smtr流到第一mos晶体管元件fmtr。
在这种情况下,如图20所示,作为当电流流过时的导通电阻的分量,主要有:当电流在沟道(图中未示出)中流动时的沟道电阻,当电流在n型外延层nel中流动时的epi电阻,当电流在半导体基板sub中流动时的基板电阻,以及当电流在背电极bed中流动时的金属电阻。在这里,在图20中,epi电阻和沟道电阻被示为一个电阻分量。
在根据第二比较示例的半导体器件中,由于电流特别是在垂直方向上在半导体基板sub中流动,因此作为基板电阻,与半导体基板sub的厚度(长度le)的两倍对应的基板电阻与导通电阻相关。
在这里,当试图减小基板电阻以减小半导体器件中的导通电阻时,需要减小半导体基板sub的厚度(长度le)。但是,如果半导体基板sub的厚度减小,那么半导体基板sub会不期望地翘曲。另外,半导体基板sub倾向于不期望地破裂。此外,如果试图增加背电极bed的厚度以减小导通电阻,那么形成背电极bed的工艺不期望地被复杂化并且导致制造成本增加。
与根据第二比较示例的半导体器件相比,在上述半导体器件sed中,电流在第一源极电极fse、第一源极层fsr、沟道区域、n型外延层nel(第一漏极层)、半导体基板sub、n型外延层nel(第二漏极层)、沟道区域、第二源极层ssr和第二源极电极sse中流动(参考图5中的箭头)。
从电流的路径来看,作为导通电阻的分量,主要有:当电流在沟道区域中流动时的沟道电阻,当电流在n型外延层nel中流动时的epi电阻,以及当电流在半导体基板sub中流动时的基板电阻。特别地,在上述半导体器件sed中,电流在横向方向上在半导体基板sed中流动。
如上所述,根据电流的流动性,已在位于第一源极电极fse正下方右侧的第一mos晶体管元件fmtr(第一源极层fsr和n型外延层nel)中流动的电流主要在位于第二源极电极sse正下方左侧的第二mos晶体管元件smtr(n型外延层nel和第二源极层ssr)中流动(参见图5)。
在这里,如图21所示,第一元件区域fer的宽度被定义为长度lc,并且第二元件区域ser的宽度被定义为长度ld。然后,估计在半导体基板sub中从第一mos晶体管元件fmtr到第二元件区ser的在第一元件区fer中的流动距离(长度)约为长度lc的一半。估计在半导体基板sub中到第二mos晶体管元件smtr的在第二元件区ser中的流动距离(长度)约为长度ld的一半。
在上述半导体器件sed中,半导体基板sub的厚度(长度le)被设置为使得半导体基板sub中的流动距离(长度(lc/2+ld/2))可以短于半导体基板sub中的垂直流动的距离(长度2le)。换句话说,半导体基板sub的厚度被设置为满足表达式“长度lc+长度ld<长度4×le”。例如,当长度le(半导体基板sub的厚度)约为100μm时,长度lc+长度ld小于400μm。因此,与根据第二比较示例的其中电流在半导体基板sub中垂直流动的半导体器件相比,半导体基板sub的基板电阻可以减小。
另外,在上述半导体器件sed中,第一mos晶体管元件fmtr和第二mos晶体管元件smtr通过半导体基板sub电耦接。因此,与根据第二比较示例的其中它们通过背电极bed电耦接的半导体器件相比,背电极bed的金属电阻可以减小。
此外,在根据第一比较示例的半导体器件中,第一mos晶体管元件fmtr和第二mos晶体管元件smtr通过具有低于半导体基板sub的杂质浓度的杂质浓度的n型外延层nel电耦接。
与根据第一比较示例的半导体器件相比,在上述半导体器件sed中,第一mos晶体管元件fmtr和第二mos晶体管元件smtr通过具有高于n型外延层nel的杂质浓度的杂质浓度的半导体基板sub电耦接。因此,与根据第一比较示例的半导体器件相比,可以减小第一mos晶体管元件fmtr和第二mos晶体管元件smtr之间的导通电阻。
第二实施例
说明根据第二实施例的半导体器件。如图22所示,在半导体器件sed中,在位于场氧化膜fol正下方的半导体基板sub的区域中形成具有低于半导体基板sub的杂质浓度的杂质浓度的n型杂质区域nlr。在这里,由于其它配置类似于图2至4中所示的半导体器件的配置,因此相同的构件由相同的附图标记表示,并且除非必要就不再重复说明。
下面说明伴随上述半导体器件的操作的电流流动。半导体器件sed中的电流流动与前面所述的半导体器件sed中的电流流动(参见图5)相同。在这里,更详细地说明当二次电池sba放电时的电流流动。如图23所示,电流依次(参考箭头)从第一源极电极fse流到第一源极层fsr、沟道区、n型外延层nel(第一漏极层)、半导体基板sub、n型外延层nel(第二漏极层)、沟道区、第二源极层ssr和第二源极电极sse。
当二次电池sba的放电完成时,第二mos晶体管元件smtr处于关断状态,电流的流动被寄生二极管截断,并且来自二次电池sba的过放电被防止(参考图1)。在这里,在充电的情况下电流的流动是与放电的情况下电流的流动相反的流动。
下面说明上述半导体器件的制造方法的示例。首先,通过类似于图6至10所示步骤的步骤,从第二沟槽strc的侧壁表面暴露n型外延层nel和半导体基板sub,如图24所示。
接着,如图25所示,通过经由第一沟槽ftrc和第二沟槽strc注入p型杂质,n-型杂质区nlr主要形成在位于第二沟槽strc正下方的半导体基板sub的一部分处。杂质区域nlr的杂质浓度低于半导体基板sub的杂质浓度。接着,通过类似于图11至17所示步骤的步骤,完成图22所示的半导体器件sed。
在上述半导体器件中,具有低于半导体基板sub的杂质浓度的杂质浓度的n-型杂质区域nlr在位于场氧化膜fol正下方的半导体基板sub的区域中形成。因此,当第一mos晶体管元件fmtr和第二mos晶体管元件smtr处于关断状态时,朝着半导体基板sub侧延伸的耗尽层可以比前面所述半导体器件朝着半导体基板sub侧延伸的更多。因此,能够防止半导体器件的耐压恶化。在这里,在导通状态下,电流在半导体基板sub中流动,因此杂质区域nlr对导通电阻的影响更少。
另外,在上述半导体器件sed中,类似于前面所述的半导体器件,当相邻的第一栅极电极fgel之间的间隔和相邻的第二栅极电极sgel之间的间隔缩短时,能够确保第一源极电极fse的宽度和第二源极电极sse的宽度。因此,能够:良好地对第一源极电极fse和第二源极电极sse进行图案化;并响应半导体器件的密集化。
此外,在上述半导体器件sed中,类似于前面所述的半导体器件,半导体基板sub的厚度(长度le)被设置为满足表达“长度lc+长度ld<长度4×le”。因此,与根据前述第二比较示例的半导体器件相比,可以减小半导体基板sub的基板电阻。
而且,在上述半导体器件sed中,类似于前面描述的半导体器件,第一mos晶体管元件fmtr和第二mos晶体管元件smtr通过具有高于n型外延层nel的杂质浓度的杂质浓度的半导体基板sub电耦接。因此,与根据前述第一比较示例的半导体器件相比,能够减小第一mos晶体管元件fmtr和第二mos晶体管元件smtr之间的导通电阻。
在这里,在第一实施例和第二实施例中,基于在第一元件区fer中形成的第一栅极电极fgel的数量被设置为三并且在第二元件区域ser中形成的第二栅极电极sgel的数量被设置为三的情况来进行说明。第一栅极电极fgel和第二栅极电极sgel的数量不限于这些数量,并且还可以形成四个或更多个第一栅极电极fgel以及四个或更多个第二栅极电极sgel。
如果有必要,那么可以不同地组合在实施例中说明的半导体器件。
虽然在此之前已经基于实施例具体地说明了本发明人建立的发明,但是不言而喻,本发明不限于这些实施例,并且可以在不脱离本发明的主旨的范围内进行各种修改。