阵列基板及其制备方法、液晶显示面板、显示装置与流程

本发明涉及半导体材料技术领域，具体涉及一种阵列基板及其制备方法、液晶显示面板、显示装置。

背景技术：

液晶显示面板(liquidcrystaldisplay，lcd)具有机身薄、功耗低、辐射小以及画面显示柔和等等优点，具有广泛的应用。穿透率(transmittanceratio)是液晶显示面板显示品质的一个重要指标，提高液晶显示器的穿透率，可以降低背光能耗，降低成本。在相同背光的情况下，可以实现更大的亮度，灰阶层次可以调整的更分明。通常影响液晶显示面板穿透率的几大块要素包括：偏光片，液晶效率，阵列基板和彩膜基板的膜层吸收以及液晶显示面板的开口率。液晶效率是指液晶显示面板相同开口率下的穿透率。

大尺寸透明显示面板，主要问题之一是解决开口率的问题，即薄膜晶体管(thin-filmtransistor，tft)以及电容区域尽量占比少，以增加透过区域的面积，但是电容和tft需要一定的尺寸保证功能，所以减小的幅度有限。

技术实现要素：

本发明实施例提供一种阵列基板及其制备方法、液晶显示面板、显示装置，提高了阵列基板的透光率，增大了通过阵列基板制备的液晶显示面板或显示装置的开口率。

第一方面，本申请提供一种阵列基板的制备方法，所述方法包括：

在玻璃基板之上依次沉积缓冲层、栅极金属层、栅极绝缘层和半导体层，所述半导体层包括第一半导体区和第二半导体区；

定义所述栅极绝缘层需要开孔的位置，同时暴露出所述第二半导体区；

对所述玻璃基板及所述玻璃基板之上沉积的各层进行干法蚀刻制程，蚀刻完成后进行等离子处理，使得所述第二半导体区变得导体化，所述第一半导体区被光阻保护；

依次进行源漏金属层、钝化层和像素电极层的制作，分别形成阵列基板的tft区、栅极走线区和透明电容区；

其中，所述像素电极层包括第一像素电极区和第二像素电极区，所述透明电容区包括所述第二半导体区和所述第二像素电极区，所述第二半导体区和所述第二像素电极区为透明导电材料制备而成。

进一步的，所述在玻璃基板之上依次沉积缓冲层、栅极金属层、栅极绝缘层和半导体层的步骤，包括：

对玻璃基板清洗，并在所述玻璃基板之上沉积缓冲层；

在所述缓冲层之上沉积栅极金属层，并蚀刻图形；

在所述栅极金属层之上沉积栅极绝缘层；

在所述栅极绝缘层之上沉积半导体层，并进行图形化。

进一步的，所述在所述玻璃基板之上沉积缓冲层的步骤，包括：

在所述玻璃基板之上沉积sio层、sin层或者sio层与sin的混合层，作为缓冲层。

进一步的，在所述缓冲层之上沉积栅极金属层的步骤，包括：

在所述缓冲层之上沉积金属材料，分别在所述缓冲层之上形成第一栅极区和第二栅极区。

进一步的，所述金属材料为mo、al、cu或ti的单一金属，或者所述金属材料为mo、al、cu和ti中至少两种的合金金属层构成。

进一步的，所述在所述栅极金属层之上沉积栅极绝缘层的步骤，包括：

在所述栅极金属层之上沉积一层siox或sinx或的薄膜作为栅极绝缘层，或者在所述栅极金属层之上沉积siox和sinx多层结构薄膜，作为栅极绝缘层。

进一步的，所述栅极绝缘层的厚度1000-5000埃。

进一步的，所述在所述栅极绝缘层之上沉积半导体层的步骤，包括：

在所述栅极绝缘层之上沉积一层金属氧化物半导体材料，形成所述第一半导体区和所述第二半导体区；

其中，所述第一半导体区在所述第一栅极区上方，所述第二半导体区在所述第二栅极区右侧。

进一步的，所述金属氧化物半导体材料为铟镓锌氧化物igzo、铟锌锡氧化物izto或铟镓锌锡氧化物igzto。

进一步的，所述半导体层的厚度为100-1000埃。

进一步的，所述依次进行源漏金属层、钝化层和像素电极层的制作，分别形成阵列基板的tft区、栅极走线区和透明电容区的步骤，包括：

沉积源漏金属层，并且蚀刻图形；

在所述源漏金属层之上制作钝化层；

在所述钝化层之上制作像素电极层，并定义出图形，分别形成阵列基板的tft区、栅极走线区和透明电容区。

进一步的，所述沉积源漏金属层的步骤，包括：

沉积金属层，使得在所述第一半导体区左右两侧分别沉积形成源极金属区和漏极金属区，在所述第二栅极区上方形成源漏金属区。

进一步的，所述源极金属区、所述漏极金属区和所述源漏金属区为mo、al、cu或ti的单一金属层，或者，所述源极金属区、所述漏极金属区和所述源漏金属区为mo、al、cu和ti中至少两种的合金金属层。

进一步的，在所述钝化层之上制作像素电极层，并定义出图形，分别形成阵列基板的tft区、栅极走线区和透明电容区，包括：

在所述钝化层之上制作第一像素电极区，并定义出图形，所述第一像素电极区覆盖所述源极金属区、所述漏极金属区和所述源漏金属区；

利用透明导电材料在所述钝化层之上制作第二像素电极区，所述第二像素电极区在所述第二半导体区上方；

其中，所述第一栅极区对应的区域形成阵列基板的tft区，所述第二栅极区对应的区域形成阵列基板的栅极走线区，所述第二半导体区对应的区域形成阵列基板的透明电容区。

进一步的，所述透明导电材料为氧化铟锡ito或者氧化铟锌izo。

第二方面，本申请提供一种阵列基板，所述阵列基板从左到右依次包括tft区、栅极走线区和可透光的透明电容区。

进一步的，所述阵列基板从上到下依次包括：

玻璃基板；

栅极金属层，制备于所述玻璃基板表面，包括第一栅极区和第二栅极区；

栅极绝缘层，制备于所述玻璃基板表面，且覆盖所述栅极金属层；

半导体层，制备于所述栅极绝缘层表面，包括第一半导体区和第二半导体区；

源漏金属层，制备于所述栅极绝缘层和所述半导体层表面，包括源极金属区、漏极金属区和源漏金属区；

钝化层，包围所述源漏金属层；

像素电极层，制备于钝化层层表面，包括第一像素电极区和第二像素电极区；

其中，所述源极金属区与所述漏极金属区之间形成有沟道区域，所述源极金属区和漏极金属区在所述第一半导体区左右两侧，所述源漏金属区在所述第二栅极区上方，所述第一半导体区在所述第一栅极区上方，所述第二半导体区在所述第二栅极区右侧，所述透明电容区包括所述第二半导体区和所述第二像素电极区，所述第二半导体区和所述第二像素电极区为透明导电材料制备而成。

进一步的，所述玻璃基板、所述第一栅极区、所述栅极绝缘层、所述第一半导体区、所述源极金属区、所述漏极金属区、所述钝化层和所述第一像素电极区组成阵列的tft区，所述玻璃基板、所述第二栅极区、所述栅极绝缘层、所述源漏金属区、所述钝化层和所述第一像素电极区组成栅极走线区，所述玻璃基板、所述第二半导体区、所述钝化层和和所述第二像素电极区组成透明电容区。

第三方面，本申请提供一种液晶显示面板，包括如第二方面任一项所述的阵列基板。

第四方面，本申请提供一种显示装置，包括如第三方面中任一所述的液晶显示面板。

本发明实施例方法通过在玻璃基板之上依次沉积缓冲层、栅极金属层、栅极绝缘层和半导体层，半导体层包括第一半导体区和第二半导体区；定义栅极绝缘层需要开孔的位置，同时暴露出第二半导体区；对玻璃基板及玻璃基板之上沉积的各层进行干法蚀刻制程，蚀刻完成后进行等离子处理，使得第二半导体区变得导体化，第一半导体区被光阻保护；依次进行源漏金属层、钝化层和像素电极层的制作，分别形成阵列基板的tft区、栅极走线区和透明电容区。由于透明电容区包括第二半导体区和所述第二像素电极区，第二半导体区和所述第二像素电极区为透明导电材料制备而成，使得阵列基板的电容区本身就可以透光，原来的非透明电容区变成透明电容区，提高了阵列基板的透光率，增大了通过阵列基板制备的液晶显示面板或显示装置的开口率。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供一种阵列基板的制备方法的一个实施例流程示意图；

图2是图1所示实施例中步骤s101的一个实施例流程示意图；

图3是图1所示实施例中步骤s104的一个实施例流程示意图；

图4是本发明实施例中在玻璃基板之上依次沉积缓冲层、栅极金属层、栅极绝缘层和半导体层之后的结构示意图；

图5是本发明实施例中在定义栅极绝缘层需要开孔的位置，同时暴露出第二半导体区之后的结构示意图；

图6是本发明实施例中在对玻璃基板及玻璃基板之上沉积的各层进行干法蚀刻制程，蚀刻完成后进行等离子处理之后的结构示意图；

图7是本发明实施例中阵列基板的一个实施例结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，为本发明实施例中阵列基板的制备方法的一个实施例示意图，该方法包括：

s101、在玻璃基板之上依次沉积缓冲层、栅极金属层、栅极绝缘层和半导体层。

其中，该半导体层包括第一半导体区和第二半导体区。如图2所示，该在玻璃基板之上依次沉积缓冲层、栅极金属层、栅极绝缘层和半导体层的步骤可以进一步包括：

s1011、对玻璃基板清洗，并在玻璃基板之上沉积缓冲层。

具体的，在玻璃基板之上沉积缓冲层的步骤可以包括：在玻璃基板之上沉积sio层、sin层或者sio层与sin的混合层，作为缓冲层，该缓冲层厚度可以为500-5000埃。

s1012、在缓冲层之上沉积栅极金属层，并蚀刻图形。

具体的，在缓冲层之上沉积栅极金属层的步骤可以包括：在缓冲层之上沉积金属材料，分别在缓冲层之上形成第一栅极区和第二栅极区。其中，该金属材料可以为mo、al、cu或ti的单一金属，或者该金属材料为mo、al、cu和ti中至少两种的合金金属层构成。进一步的，该栅极金属层的厚度为2000-10000埃。

s1013、在栅极金属层之上沉积栅极绝缘层。

栅极绝缘层指的是gi层，gi层通过一个ltps中的工艺，叫gideposition也就是gi层沉积形成。gi是tft中，栅极金属和半导体层之间的绝缘层，通常为sinx/siox，称之为gateinsulator(栅极绝缘层)。本发明实施例中，在所述栅极金属层之上沉积栅极绝缘层的步骤，可以包括：在所述栅极金属层之上沉积一层siox或sinx或的薄膜作为栅极绝缘层，或者在栅极金属层之上沉积siox和sinx多层结构薄膜，作为栅极绝缘层。栅极绝缘层的厚度为1000-5000埃。

s1014、在栅极绝缘层之上沉积半导体层，并进行图形化。

具体的，在栅极绝缘层之上沉积半导体层的步骤包括：在栅极绝缘层之上沉积一层金属氧化物半导体材料，形成第一半导体区和第二半导体区；其中，第一半导体区在第一栅极区上方，第二半导体区在第二栅极区右侧。进一步的，该金属氧化物半导体材料可以为铟镓锌氧化物(indiumgalliumzincoxide，igzo)、铟锌锡氧化物(indiumzinctinoxide，izto)或铟镓锌锡氧化物((indiumgalliumzinctinoxide，igzto)。

其中，半导体层厚度可以为100-1000埃，第一半导体区和第二半导体区的厚度可以保持一致，例如，厚度均为500埃。

如图4所示，为在玻璃基板之上依次沉积缓冲层、栅极金属层、栅极绝缘层和半导体层之后的结构示意图，其中，玻璃基板401上分别沉积了缓冲层(图中未示出)、栅极金属层(包括第一栅极区4021和第二栅极区4022)、栅极绝缘层403和半导体层(包括第一半导体区4041和第二半导体区4042)。

s102、定义栅极绝缘层需要开孔的位置，同时暴露出第二半导体区。

本发明实施例中，定义栅极绝缘层需要开孔的位置，同时暴露出第二半导体区的步骤具体可以是：进行一道黄光工艺，定义出栅极绝缘层需要开孔的位置，同时暴露出第二半导体区。具体的，如图5所示，在半导体层上涂覆光刻胶408，光刻胶408将第一半导体区4041进行覆盖，同时，在定义栅极绝缘层需要开孔的位置，光刻胶覆盖区域避免覆盖该开孔的位置(例如图5中左侧两片光刻胶之间开孔区域)，另外，保证光刻胶408不覆盖该第二半导体区4042，即暴露出第二半导体区4042。

s103、对玻璃基板及玻璃基板之上沉积的各层进行干法蚀刻制程，蚀刻完成后进行等离子处理，使得第二半导体区变得导体化，第一半导体区被光阻保护。

具体的，对玻璃基板及所述玻璃基板之上沉积的各层进行干法蚀刻制程，蚀刻完成后进行等离子处理，使得第二半导体区变得导体化，第一半导体区被光阻保护的步骤可以包括：进行干法蚀刻制程，在干法蚀刻完成后加入一些等离子处理，可以使得第二半导体区变得导体化，阻值大幅度降低，更适合作为电容极板，沟道区的第一半导体区被光阻保护，仍然保持半导体特性，以便后续形成薄膜晶体管(thin-filmtransistor，tft)区。如图6所示，在进行干法蚀刻制程和等离子处理之后，栅极绝缘层403和半导体层上方的光刻胶即被去除，由于干法蚀刻制程中，第一半导体区4041有光刻胶保护，第二半导体区4042没有光刻胶(又称光阻)保护，可以使得第二半导体区4042变得导体化，阻值大幅度降低，更适合作为电容极板，而第一半导体区4041被光阻保护，仍然保持半导体特性。同时，栅极绝缘层需要开孔的位置由于没有光刻胶保护被刻蚀。

s104、依次进行源漏金属层、钝化层和像素电极层的制作，分别形成阵列基板的tft区、栅极走线区和透明电容区。

其中，第一半导体区可以位于阵列基板的tft区，第二半导体区可以位于阵列基板的透明电容区。

本发明实施例方法通过在玻璃基板之上依次沉积缓冲层、栅极金属层、栅极绝缘层和半导体层，半导体层包括第一半导体区和第二半导体区；定义栅极绝缘层需要开孔的位置，同时暴露出第二半导体区；对玻璃基板及玻璃基板之上沉积的各层进行干法蚀刻制程，蚀刻完成后进行等离子处理，使得第二半导体区变得导体化，第一半导体区被光阻保护；依次进行源漏金属层、钝化层和像素电极层的制作，分别形成阵列基板的tft区、栅极走线区和透明电容区。由于透明电容区包括第二半导体区和所述第二像素电极区，第二半导体区和所述第二像素电极区为透明导电材料制备而成，使得阵列基板的电容区本身就可以透光，原来的非透明电容区变成透明电容区，提高了阵列基板的透光率，增大了通过阵列基板制备的液晶显示面板或显示装置的开口率。

在本发明一些实施例中，如图3所示，该依次进行源漏金属层、钝化层和像素电极层的制作，分别形成阵列基板的tft区、栅极走线区和透明电容区的步骤，进一步可以包括：

s1041、沉积源漏金属层，并且蚀刻图形。

具体的，沉积源漏金属层，并且蚀刻图形还可以进一步包括：沉积金属层，使得在第一半导体区左右两侧分别沉积形成源极金属区和漏极金属区，在第二栅极区上方形成源漏金属区。其中，该源极金属区、漏极金属区和源漏金属区为mo、al、cu或ti的单一金属层，或者源极金属区、漏极金属区和源漏金属区为mo、al、cu和ti中至少两种的合金金属层。

s1042、在源漏金属层之上制作钝化层。

s1043、在钝化层之上制作像素电极层，并定义出图形，分别形成阵列基板的tft区、栅极走线区和透明电容区。

在钝化层之上制作像素电极层，并定义出图形，分别形成阵列基板的tft区、栅极走线区和透明电容区，包括：在钝化层之上制作第一像素电极区，并定义出图形，该第一像素电极区覆盖源极金属区、漏极金属区和源漏金属区；利用透明导电材料在钝化层之上制作第二像素电极区，第二像素电极区在第二半导体区上方；其中，该第一栅极区对应的区域形成阵列基板的tft区，该第二栅极区对应的区域形成阵列基板的栅极走线区，所述第二半导体区对应的区域形成阵列基板的透明电容区。进一步的，透明导电材料为氧化铟锡ito或者氧化铟锌izo。

如图7所示，此时，该玻璃基板401、第一栅极区4021、栅极绝缘层403、第一半导体区4041、源极金属区4051、漏极金属区4052、钝化层406和第一像素电极区4071组成阵列的tft区410，玻璃基板401、第二栅极区4022、栅极绝缘层403、源漏金属区4053、钝化层406和第一像素电极区4071组成栅极走线区420，玻璃基板401、第二半导体区4042、钝化层406和和第二像素电极区4072组成透明电容区430。

本发明实施例中还提供过一种阵列基板，如图7所示，该阵列基板从左到右依次包括tft区410、栅极走线区420和可透光的透明电容区430。由于阵列基板的电容区本身就可以透光，原来的非透明电容区变成透明电容区，增大了阵列基板制备的显示器或装置的开口率。

具体的，如图7所示，该阵列基板从上到下依次可以包括：

玻璃基板401；

栅极金属层，制备于玻璃基板401表面，包括第一栅极区4021和第二栅极区4022；

栅极绝缘层403，制备于玻璃基板401表面，且覆盖栅极金属层；

半导体层，制备于栅极绝缘层403表面，包括第一半导体区4041和第二半导体区4042；

源漏金属层，制备于栅极绝缘层403和半导体层表面，包括源极金属区4051、漏极金属区4052和源漏金属区4053；

钝化层406，包围源漏金属层；

像素电极层，制备于钝化层406表面，包括第一像素电极区4071和第二像素电极区4072；

其中，源极金属区4051与漏极金属区4052之间形成有沟道区域，源极金属区4051和漏极金属区4052在第一半导体区4041左右两侧，源漏金属区4053在第二栅极区4022上方，第一半导体区4041在第一栅极区4021上方，第二半导体区4042在第二栅极区4022右侧，透明电容区430包括第二半导体区4042和第二像素电极区4072，第二半导体区4042和第二像素电极区4072为透明导电材料制备而成。进一步的，该透明导电材料为氧化铟锡ito或者氧化铟锌izo。

进一步的，该玻璃基板401、第一栅极区4021、栅极绝缘层403、第一半导体区4041、源极金属区4051、漏极金属区4052、钝化层406和第一像素电极区4071组成阵列的tft区410，玻璃基板401、第二栅极区4022、栅极绝缘层403、源漏金属区4053、钝化层406和第一像素电极区4071组成栅极走线区420，玻璃基板401、第二半导体区4042、钝化层406和和第二像素电极区4072组成透明电容区430。

本发明实施例中还提供一种液晶显示面板，包括如上任一实施例中所描述的阵列基板。

本发明实施例中还提供一种显示装置，包括如上任一实施例中所描述的阵列基板。

具体实施时，以上各个单元可以作为独立的实体来实现，也可以进行任意组合，作为同一或若干个实体来实现，以上各个单元的具体实施方式可参见前面的方法实施例，例如各层的厚度等，在此不再赘述。

以上对本发明实施例所提供的一种阵列基板及其制备方法、液晶显示面板、显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。