技术总结
本实用新型提供一种半导体器件，其包括：半导体衬底；多个浅沟槽隔离结构，位于半导体衬底中并定义出一有源区；多个栅沟槽，位于有源区中；多个掩埋栅结构，位于多个栅沟槽中；以及漏区，位于多个掩埋栅结构之间，其中，各个掩埋栅结构包括：栅电介质层，覆盖栅沟槽的底表面和侧壁；功函数层，位于栅电介质层之上；以及栅导电层，覆盖功函数层并填充栅沟槽，其中，功函数层包括第一功函数层和第二功函数层，第一功函数层至少覆盖栅沟槽的底表面，第二功函数层从第一功函数层延续并与栅沟槽的侧壁重叠，第二功函数层具有比第一功函数层低的功函数。本实用新型改善了栅诱导漏极泄漏(GIDL)发生的可能性，提高了MOSFET的可靠性，进而提升产品良率。
技术研发人员：不公告发明人
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2018.09.11
技术公布日：2019.04.19