硅通孔检测电路和集成电路芯片的制作方法

本公开涉及集成电路技术领域，具体而言，涉及一种硅通孔检测电路和集成电路芯片。

背景技术：

随着集成电路技术的广泛应用，手机、电视、平板、精密仪器等电子设备得到了高速发展。然而，集成电路技术受到元器件尺寸、功能增强、成本效益等方面的严重制约。在这种情况下，三维集成电路(3D IC) 的出现可以较好地解决这些问题。

基于硅通孔(Through Silicon Via，TSV)的三维集成电路(3D IC) 通过硅通孔将多层芯片进行堆叠，由于采用了非常短的硅通孔代替平面集成电路中的长互连线，使其具有诸多优点，例如低延迟、低功耗、高性能等，从而使基于硅通孔的三维集成电路具有广阔的应用前景。

然而，在硅通孔制造过程以及硅通孔键合的过程中，由于当前工艺和材料的限制，可能会造成硅通孔的缺陷或失效。在整个集成电路中，单个硅通孔的失效通常会导致整个三维集成电路芯片的失效。目前，还没有较好的检测硅通孔是否存在问题的方案。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现要素：

本公开的目的在于提供一种硅通孔检测电路和集成电路芯片，进而至少在一定程度上解决目前没有较好的方案来检测硅通孔是否失效的问题。

根据本公开的一个方面，提供一种硅通孔检测电路，包括：第一硅通孔、第二硅通孔和鉴相器；第一硅通孔的第一端与预定信号输出端连接，第一硅通孔的第二端与第二硅通孔的第一端连接；第二硅通孔的第二端与鉴相器的第一输入端连接；鉴相器的第二输入端与预定信号输出端连接；其中，鉴相器用于确定鉴相器的第一输入端的信号与第二输入端的信号之间的相位差。

可选地，第一硅通孔和第二硅通孔均连通两个或多个堆叠层。

可选地，硅通孔检测电路还包括第一选择器和第一分配器；其中，第一选择器具有第一输入端、第二输入端、控制端和输出端，第一分配器具有输入端、控制端、第一输出端和第二输出端；第一选择器的第一输入端用于接收待输入第一硅通孔的第一工作信号，第一选择器的第二输入端与预定信号输出端连接，第一选择器的控制端用于接收第一检测控制信号，第一选择器的输出端与第一硅通孔的第一端连接；第一分配器的输入端与第一硅通孔的第二端连接，第一分配器的控制端用于接收第一检测控制信号，第一分配器的第一输出端与第二硅通孔的第一端连接，第一分配器的第二输出端与第一工作信号对应的工作元件连接。

可选地，硅通孔检测电路还包括第三硅通孔；其中，第三硅通孔的第一端与预定信号输出端连接，第三硅通孔的第二端与第二硅通孔的第一端连接。

可选地，硅通孔检测电路还包括第二选择器和第二分配器；其中，第二选择器具有第一输入端、第二输入端、控制端和输出端，第二分配器具有输入端、控制端、第一输出端和第二输出端；第二选择器的第一输入端用于接收待输入第三硅通孔的第二工作信号，第二选择器的第二输入端与预定信号输出端连接，第二选择器的控制端用于接收第二检测控制信号，第二选择器的输出端与第三硅通孔的第一端连接；第二分配器的输入端与第三硅通孔的第二端连接，第二分配器的控制端用于接收第二检测控制信号，第二分配器的第一输出端与第二硅通孔的第一端连接，第二分配器的第二输出端与第二工作信号对应的工作元件连接。

可选地，硅通孔检测电路还包括第三选择器和第四选择器；其中，第三选择器和第四选择器均具有第一输入端、第二输入端、控制端和输出端；第三选择器的第一输入端与第一选择器的输出端连接，第三选择器的第二输入端与第二选择器的输出端连接，第三选择器的控制端用于接收第三检测控制信号，第三选择器的输出端与鉴相器的第二输入端连接；第四选择器的第一输入端与第一分配器的第一输出端连接，第四选择器的第二输入端与第二分配器的第一输出端连接，第四选择器的控制端用于接收第四检测控制信号，第四选择器的输出端与第二硅通孔的第一端连接。

可选地，硅通孔检测电路还包括除第一硅通孔、第二硅通孔、第三硅通孔之外的一个或多个硅通孔；其中，所述一个或多个硅通孔中每一硅通孔的第一端与预定信号输出端连接，所述一个或多个硅通孔中每一硅通孔的第二端与第二硅通孔的第一端连接。

可选地，第一硅通孔的第二端所属的堆叠层具有延迟锁相环；其中，延迟锁相环用于基于鉴相器输出的相位差对第一硅通孔的第二端输出的工作信号进行延迟补偿。

可选地，第一硅通孔的第二端所属的堆叠层具有相位校准器；其中，相位校准器用于基于鉴相器输出的相位差对第一硅通孔的第二端输出的工作信号进行延迟补偿。

根据本公开的一个方面，提供一种集成电路芯片，包括上述任意一项的硅通孔检测电路。

在本公开的一些实施例所提供的技术方案中，本公开的硅通孔检测电路可以应用于包括第一硅通孔和第二硅通孔的集成电路芯片中，第一硅通孔的第一端与预定信号输出端连接，第一硅通孔的第二端与第二硅通孔的第一端连接；其中，硅通孔检测电路包括鉴相器，该鉴相器的第一输入端与第二硅通孔的第二端连接，鉴相器的第二输入端与预定信号输出端连接，鉴相器的输出端用于输出第一输入端的信号与第二输入端的信号之间的相位差。本公开所述的硅通孔检测电路可以通过鉴相器对预定信号和通过硅通孔的预定信号之间的相位进行检测，来确定硅通孔是否失效。由此，本公开可以检测出失效硅通孔，以便屏蔽失效硅通孔并基于硅通孔冗余的方式采用例如备用硅通孔来替代该失效硅通孔，或者通过向对应堆叠层的延迟锁相环或相位校准器发送指令，以对经由失效硅通孔的信号进行延迟补偿，以达到对失效硅通孔进行处理的目的，进而有助于集成电路芯片内各信号的有效传输。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1示意性示出了一些技术的硅通孔容错方案的电路图；

图2示出了根据本公开的第一示例性实施方式的硅通孔检测电路的示意图；

图3示出了根据本公开的第二示例性实施方式的硅通孔检测电路的示意图；

图4示出了根据本公开的第三示例性实施方式的硅通孔检测电路的示意图；

图5示出了根据本公开的第四示例性实施方式的硅通孔检测电路的示意图；

图6示出了根据本公开的第五示例性实施方式的硅通孔检测电路的示意图；

图7示出了根据本公开的示例性实施方式的在检测硅通孔异常后采用延迟锁相环对相位进行补偿的方案的示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的组元、装置等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。

此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。应当理解的是，本公开所述的术语“第一”、“第二”、“第三”、“第四”仅是为了区别的目的，不应成为本公开的限制。

图1示意性示出了一些技术的硅通孔容错方案的电路图。从图1中可以看出，当TSV0至TSV3中任一个TSV失效时，可以通过备用的硅通孔TSV8或TSV9来实现容错的目的。然而，就如何检测硅通孔而言，目前的一些技术着眼于对硅通孔结构进行检测，以确定硅通孔是否存在问题。而对于硅通孔实际结构的检测过程往往比较复杂，且成本较高。

鉴于此，本公开提供了一种硅通孔检测电路。

本公开的第一示例性实施方式的硅通孔检测电路可以应用于包括第一硅通孔和第二硅通孔的集成电路芯片中，其中，第一硅通孔和第二硅通孔均具有第一端和第二端。在一些实施例中，第一硅通孔和第二硅通孔均可以是芯片正常工作时用于层间信号传输的工作硅通孔。在另一些实施例中，第一硅通孔可以是工作硅通孔，第二硅通孔可以是基于硅通孔冗余机制的备用硅通孔，在芯片正常工作时，备用硅通孔内可以没有任何信号通过。

在下面的描述中，除非特殊说明，否则可以认为第二硅通孔为正常的硅通孔，以对可能失效的第一硅通孔进行检测。

第一硅通孔的第一端可以与预定信号输出端连接，用于接收预定信号。其中，该预定信号可以是一已知的信号，例如，预定信号可以是周期与幅值均确定的矩形波信号。然而，预定信号还可以是例如正弦信号的用于测试的其他信号，本公开对预定信号不做特殊限定。另外，第一硅通孔的第二端可以与第二硅通孔的第一端连接。

具体的，本公开的第一示例性实施方式的硅通孔检测电路可以包括鉴相器(Phase Detector，PD)，鉴相器可以用于确定输入到鉴相器的信号之间的相位差。其中，鉴相器可以包括第一输入端、第二输入端和输出端。

鉴相器的第一输入端可以与第二硅通孔的第二端连接，鉴相器的第二输入端可以与预定信号输出端连接，鉴相器的输出端用于输出第一输入端的信号与第二输入端的信号之间的相位差。

下面将参考图2，对本公开的第一示例性实施方式的硅通孔检测电路进行说明。

第一硅通孔TSV1的第一端可以与预定信号IN0的输出端(未示出) 连接，用于接收预定信号IN0。第一硅通孔TSV1的第二端可以与第二硅通孔TSV2的第一端连接，用于将从第一硅通孔TSV1输出的预定信号IN0发送至第二硅通孔TSV2的第一端。

预定信号IN0可以通过第二硅通孔TSV2发送至鉴相器PD的第一输入端。另外，预定信号IN0可以输入至鉴相器PD的第二端。在这种情况下，鉴相器PD可以确定第一输入端的信号与第二输入端的信号之间的相位差，并通过鉴相器PD的输出端输出该相位差。

在一些实施例中，如果鉴相器PD确定出的相位差大于一阈值，则可以确定出第一硅通孔异常。该阈值可以根据集成电路芯片的应用场景自行配置。在确定出第一硅通孔异常的情况下，可以例如采用信号相位补偿或者采用其他硅通孔代替第一硅通孔的方式来纠正第一硅通孔异常可能造成的问题。

采用本公开的硅通孔检测电路，可以检测出失效硅通孔，以便屏蔽失效硅通孔并基于硅通孔冗余的方式采用例如备用硅通孔来替代该失效硅通孔，或者通过向对应堆叠层的延迟锁相环或相位校准器发送指令，以对经由失效硅通孔的信号进行延迟补偿，以达到对失效硅通孔进行处理的目的，进而有助于集成电路芯片内各信号的有效传输。

图2所示的实施方式可以被理解为仅描述检测的场景，也就是说，在图2所描绘的电路中，未有工作时的工作信号通过第一硅通孔。下面将参考图3对可以存在工作模式的本公开第二示例性实施方式的电路进行说明。同样的，在本公开第二示例性实施方式中，第二硅通孔TSV2 为正常的硅通孔。

参考图3，相比于图2所示的电路，图3所示的电路除可以包括第一硅通孔TSV1、第二硅通孔TSV2和鉴相器PD外，还可以包括第一选择器S1和第一分配器F1。其中，第一选择器S1具有第一输入端、第二输入端、控制端和输出端，第一分配器F1可以具有输入端、控制端、第一输出端和第二输出端。

具体的，第一选择器S1的第一输入端可以用于接收待输入第一硅通孔TSV1的第一工作信号IN1；第一选择器S1的第二输入端可以与预定信号输出端连接，用于接收预定信号IN0；第一选择器S1的控制端可以用于接收第一检测控制信号T1，该第一检测控制信号T1可以由一控制电路(未示出)基于检测需求而发出；第一选择器S1的输出端可以与第一硅通孔TSV1的第一端连接。

第一分配器F1的输入端与第一硅通孔TSV1的第二端连接；第一分配器F1的控制端用于接收作用于第一分配器F1的控制信号C1，在一些实例中，该控制信号C1可以为上述第一检测控制信号T1；第一分配器 F1的第一输出端与第二硅通孔TSV2的第一端连接；第一分配器F1的第二输出端与第一工作信号IN1对应的工作元件连接，向该工作元件发送输出信号OUT1。其中，工作元件可以例如指代对应堆叠层内的存储单元(bank)、具有信号处理功能的逻辑单元等。

如图3所示，可以通过第一检测控制信号T1来控制电路是处于检测模式还是处于工作模式。在检测模式下，第一选择器S1可以基于第一检测控制信号T1向第一硅通孔TSV1输出预定信号IN0，在这种情况下，第一分配器F1的控制信号C1可以与第一选择器S1的第一检测控制信号T1相同，以使得第一硅通孔TSV1输出信号可以被发送至第二硅通孔 TSV2，以便鉴相器PD可以确定预定信号IN0与第二硅通孔TSV2输出的信号之间的相位差。

另外，在工作模式下，第一选择器S1可以基于第一检测控制信号 T1向第一硅通孔TSV1输出第一工作信号IN1，在这种情况下，基于控制信号C1，第一分配器F1可以将经由第一硅通孔TSV1的第一工作信号IN1输出至对应的工作元件。

通过图3所示的电路，可以基于控制信号来实现检测模式与工作模式的切换。

在本公开的第三示例性实施方式的硅通孔检测电路中，对应的硅通孔检测电路还可以包括第三硅通孔。第三硅通孔的第一端可以与预定信号输出端连接，第三硅通孔的第二端可以与第二硅通孔的第一端连接。同样的，在本公开第三示例性实施方式中，第二硅通孔为正常的硅通孔。

在本公开的第三示例性实施方式中的既有第一硅通孔又有第三硅通孔的场景下，可以利用一信号控制单元控制预定信号的流经路径。具体的，如图4所示，在对第一硅通孔进行检测的情况下，信号控制单元(未示出)可以在控制预定信号IN0输入鉴相器PD的情况下，仅控制预定信号IN0输出至第一硅通孔TSV1而不输出至第三硅通孔TSV3；在对第三硅通孔进行检测的情况下，信号控制单元可以在控制预定信号IN0输入鉴相器PD的情况下，仅控制预定信号IN0输出至第三硅通孔TSV3 而不输出至第一硅通孔TSV1。由此，可以实现在不同情况下测试不同硅通孔的效果。

在本公开的第四示例性实施方式的硅通孔检测电路中，硅通孔检测电路还可以包括第二选择器和第二分配器；其中，第二选择器具有第一输入端、第二输入端、控制端和输出端，第二分配器具有输入端、控制端、第一输出端和第二输出端。同样的，在本公开第四示例性实施方式中，第二硅通孔为正常的硅通孔。

具体的，参考图5，第二选择器S2的第一输入端可以用于接收待输入第三硅通孔TSV3的第二工作信号IN3，第二选择器S2的第二输入端可以与预定信号输出端连接，第二选择器S2的控制端可以用于接收第二检测控制信号T2，第二选择器S2的输出端可以与第三硅通孔TSV3 的第一端连接。

第二分配器F2的输入端可以与第三硅通孔TSV3的第二端连接，第二分配器F2的控制端可以用于接收第二检测控制信号C2，第二分配器 F2的第一输出端可以与第二硅通孔TSV2的第一端连接，第二分配器F2 的第二输出端可以与所述第二工作信号IN3对应的工作元件连接。

与图4所示的第三示例性实施方式类似，本公开的第四示例性实施方式的硅通孔检测电路可以利用一信号控制单元控制预定信号的流经路径，此处不再赘述。

在本公开的第五示例性实施方式的硅通孔检测电路中，在同时存在上述第一硅通孔和第三硅通孔的情况下，可以通过控制器件控制第一硅通孔与第二硅通孔的连接状态以及第三硅通孔与第二硅通孔的连接状态。同样的，在本公开第五示例性实施方式中，第二硅通孔为正常的硅通孔。

具体的，硅通孔检测电路还可以包括第三选择器和第四选择器，其中，第三选择器和第四选择器均具有第一输入端、第二输入端、控制端和输出端。

下面将参考图6对本公开的第五示例性实施方式的硅通孔检测电路进行说明。

第三选择器S3的第一输入端可以与第一选择器S1的输出端连接；第三选择器S3的第二输入端可以与第二选择器S2的输出端连接；第三选择器S3的输出端可以与鉴相器PD的第二输入端连接；第三选择器 S3的控制端可以用于接收第三检测控制信号T3，用于确定当前是对第一硅通孔TSV1进行检测还是对第三硅通孔TSV3进行检测。

第四选择器S4的第一输入端可以与第一分配器F1的第一输出端连接；第四选择器S4的第二输入端可以与第二分配器F2的第一输出端连接；第四选择器S4的输出端可以与第二硅通孔TSV2的第一端连接；第四选择器S4的控制端可以用于接收第四检测控制信号T4，用于确定当前是对第一硅通孔TSV1进行检测还是对第三硅通孔TSV3进行检测。

应当理解的是，在图6所示的电路中，同一时间仅可以对一个硅通孔进行检测。也就是说，在一些场景下，当第一选择器S1向第一硅通孔 TSV1发送预定信号IN0时，第二选择器S2向第三硅通孔TSV3发送第三工作信号IN3；在另一些场景下，在第一选择器S1向第一硅通孔TSV1 发送第一工作信号IN1时，第二选择器S2向第三硅通孔TSV3发送预定信号IN0。

另外，根据检测的目标是第一硅通孔TSV1还是第三硅通孔TSV3，第一选择器S1接收的控制信号T1、第一分配器F1接收的控制信号C1、第二选择器S2接收的控制信号T2、第二分配器F2接收的控制信号C2、第三选择器S3接收的控制信号T3以及第四选择器S4接收的控制信号 T4存在对应的关系。

例如，在对第一硅通孔TSV1进行检测的实例中，第一选择器S1可以通过控制信号T1输出预定信号IN0；第一分配器F1可以通过控制信号C1向第四选择器S4输入通过第一硅通孔TSV1的预定信号IN0；第二选择器S2可以通过控制信号T2输出第三工作信号IN3至第三硅通孔 TSV3；第二分配器F2可以通过控制信号C2输出经历第三硅通孔TSV3 的第三工作信号IN3，记为OUT3；第三选择器S3可以通过控制信号T3 将从第一选择器S1输出的预定信号IN0发送至鉴相器PD；第四选择器 S4可以通过控制信号T4将经由第一分配器F1输入的信号发送至第二硅通孔TSV2，进而输入至鉴相器PD。

又如，在对第三硅通孔TSV3进行检测的实例中，第一选择器S1可以通过控制信号T1输出第一工作信号IN1；第一分配器F1可以通过控制信号C1输出经历第一硅通孔TSV1的第一工作信号IN1，记为OUT1；第二选择器S2可以通过控制信号T2输出预定信号IN0；第二分配器F2 可以通过控制信号C2向第四选择器S4输入通过第三硅通孔TSV3的预定信号IN0；第三选择器S3可以通过控制信号T3将从第二选择器S2 输出的预定信号IN0发送至鉴相器PD；第四选择器S4可以通过控制信号T4将经由第二分配器F2输入的信号发送至第二硅通孔TSV2，进而输入至鉴相器PD。

图6所示的电路描述了除第一硅通孔和第二硅通孔之外存在第三硅通孔的情况。容易理解的是，根据另外一些实施例，硅通孔检测电路还可以包括除第一硅通孔、第二硅通孔、第三硅通孔之外的一个或多个硅通孔。其中，所述一个或多个硅通孔中每一硅通孔的第一端可以与预定信号输出端连接，所述一个或多个硅通孔中每一硅通孔的第二端可以与第二硅通孔的第一端连接。具体的，可以通过多个选择器和分配器来进行控制，以确定当前是对哪一个硅通孔进行检测，具体过程与上面类似，本领域技术人员可以根据上述构思来确定出待检测多个硅通孔的方案，在此不再赘述。

应当注意的是，上面的实施方式中，第二硅通孔是正常无故障的硅通孔。另外，在第二硅通孔失效的情况下，还可以采用本公开的构思来判断第一硅通孔或第三硅通孔是否失效。例如，在确定出第一硅通孔正常的情况下，可以将第一硅通孔的一端连接鉴相器，另一端连接至第三硅通孔输出信号的一端，以检测第三硅通孔是否正常；在确定出第三硅通孔正常的情况下，可以将第三硅通孔的一端连接至鉴相器，另一端连接至第一硅通孔输出信号的一端，以检测第一硅通孔是否正常。具体的连接关系与上面的实例类似，在此不再赘述。

根据本公开的一些实施例，在鉴相器确定出鉴相器的第一输入端的信号与第二输入端的信号之间的相位差后，可以输出该相位差。

图7示出了确定出相位差后的一个应用场景的实例。参考图7，集成电路芯片可以包括硅中介层、第一堆叠层、第二堆叠层和第三堆叠层。其中，每一堆叠层均可以包括若干个(例如，4个)存储单元(bank)。例如，第一堆叠层的存储容量为8GB，则其包含的四个存储单元的容量可以均为2GB。

第一堆叠层、第二堆叠层、第三堆叠层两两之间可以通过硅通孔进行信息的传递。以第一堆叠层与第二堆叠层进行信息传递为例，当鉴相器(图7中未示出)确定出相位差后，在第二堆叠层配置的延迟锁相环 (Delay Lock Loop，DLL)可以获取基于该相位差对传输到第二堆叠层的信号进行延迟补偿。例如，延迟锁相环可以用于基于鉴相器输出的相位差对上述第一硅通孔的第二端输出的工作信号进行延迟补偿。

另外，集成电路芯片内的鉴相器可以将相位差发送至硅中介层，硅中介层可以基于自身的逻辑来综合对相位差进行调整处理，并向各个堆叠层的延迟锁相环发送补偿控制信号，以对各堆叠层接收到的信号进行延迟补偿。

此外，本公开除可以采用延迟锁相环对延迟进行补偿外，还可以采用相位校准器来对各堆叠层接收到的信号进行延迟补偿。例如，相位校准器可以用于基于鉴相器输出的相位差对上述第一硅通孔的第二端输出的工作信号进行延迟补偿。具体补偿的方式与现有延迟补偿的方式类似，在此不再进行说明。

综上所述，采用本公开示例性实施方式的硅通孔检测电路，可以检测出失效硅通孔，以便屏蔽失效硅通孔并基于硅通孔冗余的方式采用例如备用硅通孔来替代该失效硅通孔，或者通过向对应堆叠层的延迟锁相环或相位校准器发送指令，以对经由失效硅通孔的信号进行延迟补偿，以达到对失效硅通孔进行处理的目的，进而有助于集成电路芯片内各信号的有效传输。

进一步的，本示例实施方式中还提供了一种集成电路芯片，该集成电路芯片可以包括上述任意一种示例性实施方式所述的硅通孔检测电路。

本公开提供的集成电路芯片可以有效避免由于信号存在延迟而可能导致集成电路芯片性能下降或失效的问题。

本领域技术人员在考虑说明书及实践这里公开的实用新型后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。