浅沟槽隔离结构的制作方法

本实用新型涉及集成电路制造领域，特别是涉及一种浅沟槽隔离结构。

背景技术：

浅沟道隔离结构(shallow trench isolation，通常简称为STI)广泛应用于逻辑和存储芯片中，用以实现相邻器件之间，尤其是相邻有源区之间的隔离。现有浅沟槽隔离结构的制作过程包括：利用垫氧化层和刻蚀阻挡层作为刻蚀掩膜形成浅沟槽，往浅沟槽内填充隔离介质(一般为二氧化硅)，然后进行CMP平坦化处理之后，再利用热磷酸和稀释的氢氟酸分别去除刻蚀阻挡层以及垫氧化层。但在湿法去除的过程中，化学试剂可能会侵蚀填充的隔离介质，造成如图1所示的边沟11现象。这种边沟11容易引发寄生电流而影响器件的电学性能，此外边沟11还会造成后续的多晶硅工艺和金属布线工艺的难度增加，使相关工艺中出现结构断裂而导致器件失效。

技术实现要素：

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种浅沟槽隔离结构，用于解决现有技术的浅沟槽隔离结构产生边沟，导致寄生电流过大等问题。

为实现上述目的，本实用新型提供一种浅沟槽隔离结构，其制备方法包括如下步骤：

1)提供衬底，于所述衬底上依次形成叠置的垫氧化层和刻蚀阻挡层；

2)于所述刻蚀阻挡层及所述垫氧化层内形成第一开口，并依据所述第一开口于所述衬底内形成第一沟槽；

3)于所述第一开口及所述第一沟槽内形成侧壁保护层层，所述侧壁保护层的上表面与所述刻蚀阻挡层的上表面相平齐；

4)于所述刻蚀阻挡层和所述侧壁保护层表面形成硬掩膜层，并于所述硬掩膜层内形成第二开口；

5)依据所述第二开口于所述侧壁保护层内形成第二沟槽，所述第二沟槽的横向尺寸小于所述第一沟槽的横向尺寸，且所述第二沟槽上下贯通所述侧壁保护层以暴露出所述衬底；

6)于对应所述第二沟槽的所述衬底内形成第三沟槽，所述第三沟槽与所述第二沟槽相连通；

7)于所述第三沟槽的侧壁和底部形成衬底氧化层；

8)于所述第二沟槽及所述第三沟槽内形成隔离介质层，所述隔离介质层的上表面与所述刻蚀阻挡层的上表面相平齐；及

9)去除所述刻蚀阻挡层和所述垫氧化层。

可选地，所述侧壁保护层的材质包括氮化硅。

在另一可选方案中，所述侧壁保护层的材质包括氮氧化硅。

可选地，当所述侧壁保护层的材质为氮氧化硅时，形成所述侧壁保护层的方法包括等离子体增强化学气相沉积(PECVD)方法，形成所述侧壁保护层的过程中，氮和氧的原子比介于2：1～3：1之间。

可选地，所述衬底的材料包括硅或锗。

可选地，所述步骤1)中，形成所述垫氧化层的方法包括气相沉积方法或热氧化法，形成所述刻蚀阻挡层的方法包括气相沉积方法。

可选地，所述垫氧化层的材料包括二氧化硅，所述刻蚀阻挡层的材料包括氮化硅或氮氧化硅。

可选地，所述垫氧化层的厚度介于5～15nm之间，所述刻蚀阻挡层的厚度介于50～100nm之间。

可选地，所述步骤2)包括：

2-1)于所述刻蚀阻挡层表面形成光刻胶层；

2-2)对所述光刻胶层进行图形化处理，以定义出所述第一开口的位置及形状；

2-3)依据所述光刻胶层刻蚀所述刻蚀阻挡层和所述垫氧化层，以于所述刻蚀阻挡层和所述垫氧化层内形成所述第一开口；

2-4)去除所述光刻胶层；

2-5)于对应所述第一开口的所述衬底内形成所述第一沟槽。

可选地，所述第一沟槽的横向尺寸介于30～40nm之间，所述第一沟槽位于所述衬底内的深度介于20～50nm之间。

可选地，所述第二沟槽的横向尺寸与所述第一沟槽的横向尺寸之差介于8～12nm之间。

可选地，所述第三沟槽的深度介于150～400nm之间。

可选地，采用干法刻蚀工艺形成所述第三沟槽，使用的刻蚀气体选自于由SF6、CF4、CF4/H2、CHF3、CF4/O2和HBr所构成的群组中的一种或多种。

可选地，所述衬底氧化层的材料包括氧化硅，形成所述衬底氧化层的方法包括热氧化法。

可选地，所述衬底氧化层的厚度介于5～10nm之间。

可选地，所述隔离介质层的材料包括二氧化硅、氮化硅或氮氧化硅。

可选地，所述步骤9)中，去除所述刻蚀阻挡层和所述垫氧化层的步骤包括：

9-1)湿法去除所述刻蚀阻挡层；及

9-2)采用氢氟酸去除所述垫氧化层。

本实用新型的浅沟槽隔离结构包括衬底、第一沟槽、侧壁保护层、第二沟槽、第三沟槽、衬底氧化层及隔离介质层；所述第一沟槽位于所述衬底内；所述侧壁保护层位于所述第一沟槽的侧壁上，且自所述第一沟槽的底部延伸至所述衬底之上；所述第二沟槽部分位于所述衬底内，且位于所述侧壁保护层的内侧；所述第三沟槽位于所述衬底内，且位于所述第二沟槽的底部，与所述第二沟槽相连通；所述衬底氧化层位于所述第三沟槽的侧壁及底部；所述隔离介质层位于所述第二沟槽及所述第三沟槽内，填满所述第二沟槽及所述第三沟槽，且所述隔离介质层的上表面与所述侧壁保护层的上表面相平齐。

可选地，所述侧壁保护层包括氮化硅层。

在另一可选方案中，所述侧壁保护层包括氮氧化硅层。

可选地，当所述侧壁保护层为氮氧化硅层时，形成所述侧壁保护层的方法包括等离子体增强化学气相沉积方法，形成所述侧壁保护层的过程中，氮和氧的原子比介于2：1～3：1之间。

可选地，所述侧壁保护层的横向尺寸介于4～6nm之间。

可选地，所述第一沟槽的深度介于20～50nm之间；所述第三沟槽的深度介于150～400nm之间。

可选地，所述衬底氧化层的厚度介于5～10nm之间。

可选地，所述侧壁保护层位于所述衬底内的高度与所述侧壁保护层的总高度之比介于1:5～1:2之间。

可选地，所述第三沟槽的横截面呈倒梯形。

如上所述，本实用新型的浅沟槽隔离结构，具有以下有益效果：本实用新型的浅沟槽隔离结构，通过改善的结构设计，在浅沟槽隔离结构侧壁形成侧壁保护层以保护填充在浅沟槽中的隔离介质层，使填充的隔离介质层在后续工艺过程中不会受到损伤，避免边沟的形成，有效降低寄生电流，从而保证浅沟槽隔离结构真正发挥良好的隔离效果，保障器件的电学性能，且为后续多晶硅工艺和金属布线工艺提供良好的基础，提升生产良率。本实用新型的浅沟槽隔离结构，能够起到良好的隔离效果，提升器件性能。

附图说明

图1显示为现有技术的浅沟槽隔离结构出现边沟现象的示意图。

图2显示为本实用新型的实施例一的浅沟槽隔离结构的制备方法的流程示意图。

图3至图17显示为本实用新型的实施例一的制备方法中各步骤所呈现出的截面结构示意图，其中，图17同时显示为本实用新型的实施例二的浅沟槽隔离结构的截面结构示意图。

元件标号说明

11 边沟

21 衬底

22 垫氧化层

23 刻蚀阻挡层

24 第一沟槽

25 侧壁保护层

26 硬掩膜层

27 第二沟槽

28 第三沟槽

29 衬底氧化层

30 隔离介质层

31，41 光刻胶层

311,411 图形化光刻胶层

32 第一开口

42 第二开口

d 第一沟槽和第二沟槽的横向尺寸之差的1/2

具体实施方式

以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。

请参阅图2至图17。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。

实施例一

如图2至图17所示，本实用新型提供一种浅沟槽隔离结构，其制备方法包括如下步骤：

1)提供衬底，于所述衬底上依次形成叠置的垫氧化层和刻蚀阻挡层；

2)于所述刻蚀阻挡层及所述垫氧化层内形成第一开口，并依据所述第一开口于所述衬底内形成第一沟槽；

3)于所述第一开口及所述第一沟槽内形成侧壁保护层，所述侧壁保护层的上表面与所述刻蚀阻挡层的上表面相平齐；

4)于所述刻蚀阻挡层和所述侧壁保护层表面形成硬掩膜层，并于所述硬掩膜层内形成第二开口；

5)依据所述第二开口于所述侧壁保护层内形成第二沟槽，所述第二沟槽的横向尺寸小于所述第一沟槽的横向尺寸，且所述第二沟槽上下贯通所述侧壁保护层以暴露出所述衬底；

6)于对应所述第二沟槽的所述衬底内形成第三沟槽，所述第三沟槽与所述第二沟槽相连通；

7)于所述第三沟槽的侧壁和底部形成衬底氧化层；

8)于所述第二沟槽及所述第三沟槽内形成隔离介质层，所述隔离介质层的上表面与所述刻蚀阻挡层的上表面相平齐；及

9)去除所述刻蚀阻挡层和所述垫氧化层。

接下来将结合具体的图例对各个步骤做展开说明。

首先请参阅图2中的步骤S01及图3，提供衬底21，于所述衬底21上依次形成叠置的垫氧化层22和刻蚀阻挡层23。

作为示例，所述衬底21的材料可以是硅材料、锗材料或其他半导体材料，半导体行业中使用最广泛的衬底材料是硅，针对硅衬底的生产工艺非常成熟，故本实施例中将主要以硅材料衬底做示例说明。

作为示例，所述步骤S01中，形成所述垫氧化层22的方法包括气相沉积方法或热氧化法，形成所述刻蚀阻挡层23的方法包括气相沉积方法。所述垫氧化层22的主要作用是作为所述刻蚀阻挡层23的缓冲层，起到减小应力的作用，且增强所述刻蚀阻挡层23和所述衬底21之间的粘附性。所述垫氧化层22不宜太厚，本实施例中优选介于5～15nm之间(包括端点值)，可采用热氧化法中的湿氧氧化或干氧氧化快速生成所需尺寸的所述垫氧化层22，热氧化形成的所述垫氧化层22能起到很好的缓冲作用以及和所述刻蚀阻挡层23以及所述衬底21之间有很好的粘附性，且在后续的工艺中很容易去除，当然，化学气相沉积工艺同样适用于所述垫氧化层22的形成，本实施例中不做严格限制。当然，若所述衬底21是锗材质，则热氧化形成的所述垫氧化层22为氧化锗。如果所述衬底21是锗材质，可以通过化学气相沉积形成二氧化硅材质的所述垫氧化层22。所述刻蚀阻挡层23的材质包括氮化硅(SiN)或氮氧化硅(SiON)等各类化合物，厚度一般介于50～100nm之间(包括端点值)，这个尺寸范围是综合考虑了器件的整体结构、工艺的难易度以及刻蚀阻挡效果等因素而确定的，比如，如果所述刻蚀阻挡层23太厚，不仅形成过程中所需工艺时间较长，而且后续去除时的时间也较长，但如果太薄则在刻蚀过程中起不到良好的保护所述衬底21的作用。需要说明的是，所述刻蚀阻挡层23的材质需与其他结构的材质相匹配，尤其是与相邻结构的材质相匹配，对此部分内容将在后续内容中继续说明。且还需要特别说明的是，本申请在描述数值时用“介于……之间”的方式进行描述时，均代表是包含端点值，对此在后续内容中不再特别备注。

接下来请参阅图2中的步骤S02及图4至图6，于所述刻蚀阻挡层23及所述垫氧化层22内形成第一开口32，并依据所述第一开口32于所述衬底21内形成第一沟槽24，该步骤的具体工艺过程如下：

2-1)于所述刻蚀阻挡层23表面形成光刻胶层31，具体如图4a所示；

2-2)对所述光刻胶层31进行图形化处理，以定义出所述第一开口32的位置及形状，具体如图4b所示，需要说明的是，为做区分，本图中，将图形化处理后的所述光刻胶层31称之为图形化光刻胶层311，其实质是同一层；

2-3)依据所述光刻胶层31刻蚀所述刻蚀阻挡层23和所述垫氧化层22，以于所述刻蚀阻挡层23和所述垫氧化层22内形成所述第一开口32；

2-4)去除所述光刻胶层31，得到的结构如图5所示；

2-5)于对应所述第一开口32的所述衬底21内形成所述第一沟槽24，得到的结构如图6所示。

上述工艺都是本领域常规工艺，重点在于整个工艺流程的设计，比如涂布光刻胶形成所述光刻胶层31后进行图形化处理定义出所述第一开口32的位置和形状，这个过程中可以采用碱性溶液湿法去除或采用干法的灰化工艺(ashing)去除对应所述第一开口32位置处的光刻胶，然后通过刻蚀工艺去除所述第一开口32内的所述刻蚀阻挡层23及所述垫氧化层22，之后继续刻蚀所述第一开口32内的所述衬底21，但需要说明的是，依据所述刻蚀阻挡层23和所述垫氧化层22的材质不同，去除所述刻蚀阻挡层23和所述垫氧化层22的工艺可分一次或两次进行，比如，如果所述垫氧化层22是二氧化硅而所述刻蚀阻挡层23是氮化硅，则可以采用干法刻蚀，比如利用CF4和CHF3的混合气体通过一次刻蚀工艺去除，当然也可以采用湿法刻蚀分两次进行，比如采用温度范在140℃～200℃之间的热磷酸刻蚀所述刻蚀阻挡层23，采用浓度在1％～10％之间的氢氟酸刻蚀所述垫氧化层22，如果所述衬底21是硅衬底，则可以采用SF6、CF4、CF4/H2、CHF3、CF4/O2和HBr所构成的群组中的一种或多种气体，进行常规的干法刻蚀，比如采用HBr和O2进行刻蚀。作为示例，所述第一沟槽24的横向尺寸介于30～40nm之间，所述第一沟槽24位于所述衬底21内的深度介于20～50nm之间，这些尺寸的设定同样与本实施例的整个器件结构设计相一致，且充分考虑了工艺难易度。

接下来请参阅图2中的步骤S03及图7及图8，于所述第一开口32内及所述第一沟槽24内形成侧壁保护层25，所述侧壁保护层25的上表面与所述刻蚀阻挡层23的上表面相平齐。该步骤实际上包括两个过程，先于所述第一沟槽24内、第一开口32内和所述刻蚀阻挡层23表面形成所述侧壁保护层25，具体如图7所示，然后进行平坦化处理，比如进行CMP(化学机械研磨)处理以使所述侧壁保护层25的上表面与所述刻蚀阻挡层23的上表面相平齐，平坦化处理后得到的结构如图8所示。所述侧壁保护层25的材质包括氮化硅或氮氧化硅等化合物，作为示例，本实施例中，所述侧壁保护层25的材料为氮氧化硅，且形成所述侧壁保护层25的方法优选采用等离子体增强化学气相沉积(PECVD)方法，形成所述侧壁保护层25的过程在富含氮的氛围下进行，作为示例，形成所述侧壁保护层25的过程中，氮和氧的原子比介于2：1～3：1之间。因为本申请人经过多次试验发现在这个比例范围内，能使氮原子和氧原子充分结合，避免氧原子对所述衬底21造成损伤，同时所述含氮氛围还能在化学气相沉积过程中对整个结构形成良好的保护，当然更重要的是在富氮环境中形成的所述侧壁保护层25具有良好的机械性能且抗断裂，与硅衬底的界面结合更好，因而不需要二氧化硅层的缓冲作用，能够简化生产工艺。但如果氮的含量过大，则形成的所述侧壁保护层25的应力又太大，因此该比例需合理设定。具体的，在沉积过程中，可以利用SiH4+O2+NH3的反应气体生成所述侧壁保护层25，在此过程中，合理增加反应气体NH3的流量以使形成的膜质更好地满足需求。

接下来请参考图2的步骤S04及图9和图10，于所述刻蚀阻挡层23和所述侧壁保护层25表面形成硬掩膜层26，并于所述硬掩膜层26内形成第二开口42。所述硬掩膜层26的材质同样可以是氮化硅、氮氧化硅、硅碳氮(SiCN)、硅碳氧氮(SiCON)、碳化硅等各类化合物，厚度也可以介于50～100nm之间，但需要特别注意的是，所述硬掩膜层26的材质与所述刻蚀阻挡层23及所述侧壁保护层25的材质不一致，或者说所述硬掩膜层26的材质与所述刻蚀阻挡层23及所述侧壁保护层25的材质具有不同的化学属性，不会被同一种化学试剂或刻蚀气体刻蚀，由此避免后续工艺中在刻蚀所述硬掩膜层26的过程中对所述刻蚀阻挡层23及所述侧壁保护层25造成损伤。比如，如果所述刻蚀阻挡层23的材质是氮氧化硅，则所述硬掩膜层26的材质可以选择氮化硅，反之如果所述刻蚀阻挡层23的材质是氮化硅，则所述硬掩膜层26的材质可以选择氮氧化硅，优选氮氧化硅，但该氮氧化硅不是在富含氮的氛围下形成，以使所述硬掩膜层26的化学属性与所述侧壁保护层25的化学属性有所区别。形成所述第二开口42的过程与形成所述第一开口32的过程类似，即先于所述硬掩膜层26表面形成一光刻胶层41，具体如图9所示，然后对所述光刻胶层41进行图形化处理以得到图形化光刻胶层411，所述图形化光刻胶层411定义出所述第二开口42的位置及形状，所述第二开口42与所述第一沟槽24的中心线在同一直线上，所述第二开口42的横向尺寸小于所述第一开口32的横向尺寸以确保后续要形成的第二沟槽27的横向尺寸小于所述第一沟槽24的横向尺寸，更具体的，作为示例，所述第二沟槽27的横向尺寸与所述第一沟槽24的横向尺寸之差介于8～12nm之间，之后去除所述第二开口42处的所述硬掩膜层26以形成所述第二开口42，去除所述硬掩膜层26可以采用湿法刻蚀，具体的刻蚀液根据所述硬掩膜层26的材料而确定，该步骤得到的结构具体如图10所示。

然后进行图2的步骤S05，依据所述第二开口42于所述侧壁保护层25内形成第二沟槽27，所述第二沟槽27的横向尺寸小于所述第一沟槽24的横向尺寸，且所述第二沟槽27上下贯通所述侧壁保护层25以暴露出所述衬底21。需要说明的是，此步骤中的所述侧壁保护层25的横向尺寸与所述第一沟槽24的横向尺寸是一致的，即所述第二沟槽27的横向尺寸小于所述第一沟槽24的横向尺寸。去除对应所述第二开口42处的所述侧壁保护层25可采用前述的干法刻蚀，即利用CF4和CHF3的混合气体进行刻蚀，刻蚀后得到的结构如图11所示，在得到的这个结构中，所述第二沟槽27单侧的所述侧壁保护层25的横向尺寸d介于4～6nm之间，优选5nm，作为示例，所述侧壁保护层25位于所述衬底21内的高度与所述侧壁保护层25的总高度之比介于1:5～1:2之间，这个距离既充分考虑了工艺上的可实施性，又确保这个参数范围的所述侧壁保护层25能防止后续工艺过程中在所述第二沟槽27内填充的隔离材料的两侧被刻蚀而造成边沟，降低寄生电流，为最终得到的器件性能提升打下良好基础，且使后续的多晶硅工艺和金属布线工艺有更好的工艺容差，极大帮助提高生产良率。

接下来请参阅图2中的步骤S06，于对应所述第二沟槽27的所述衬底21内形成第三沟槽28，所述第三沟槽28与所述第二沟槽27相连通。同样，如果所述衬底21是硅衬底，则可以采用SF6、CF4、CF4/H2、CHF3、CF4/O2和HBr所构成的群组中的一种或多种气体进行干法刻蚀。具体的，本实施例中，采用CF4/O2刻蚀所述硅衬底21，且在刻蚀过程中，增大所述保护气体O2的含量，减小偏压功率(Bias Power)以使最终形成的所述第三沟槽28形成具有较大开口，自开口向底部逐渐缩小的结构，即所述第三沟槽28的横截面呈倒梯形，这样的结构有利于后续往所述第三沟槽28内填充介质时，避免填充过程中产生空洞(Void)现象，保证器件性能。作为示例，所述第三沟槽28的深度介于150～400nm之间，刻蚀后形成的结构如图12所示。

接下来进行图2中的步骤S07，于所述第三沟槽的侧壁和底部形成衬底氧化层29，形成所述衬底氧化层29的方法优选热氧化法，如果所述衬底21是硅材质，则热氧化后形成的所述衬底氧化层29是二氧化硅，作为示例，所述衬底氧化层29的厚度介于5～10nm之间，此步骤所形成的结构如图13所示。形成所述衬底氧化层29的方法同样可采用热氧化法中的湿氧氧化法，即在氧气在通入反应室前，先通过热的高纯去离子水，使氧气中携带一定量的水汽，然后再与所述衬底21发生反应生成二氧化硅薄膜。此步骤后还包括去除所述图形化光刻胶层411的步骤，去除所述图形化光刻胶层411可以采用碱性化学液通过湿法去除或通过灰化(ashing)工艺去除，具体不限，去除所述图形化光刻胶层411后得到的结构如图14所示。

接下来进行图2中的步骤S08，于所述第二沟槽27及所述第三沟槽28内形成隔离介质层30，所述隔离介质层30的上表面与所述刻蚀阻挡层23的上表面相平齐，此步骤具体包括：于所述第二沟槽27内、所述第三沟槽28内及所述刻蚀阻挡层23的上表面形成隔离介质层30，比如如图15所示，之后可以通过CMP工艺(化学机械研磨)去除所述刻蚀阻挡层23表面以及所述第二沟槽27上表面的所述隔离介质层30，最终使所述隔离介质层30的上表面与所述刻蚀阻挡层23的上表面相平齐，具体如图16所示。所述隔离介质层30的材质包括二氧化硅、氮化硅或氮氧化硅，形成所述隔离介质层30的方法可选用化学气相沉积方法，并且整个填充过程可以通过一次或多次完成，具体不做限制。由于所述第三沟槽28开口较大而底部较小，故在往所述第三沟槽28内填充所述隔离介质层30的过程中不会产生空洞(Void)现象，确保所述隔离介质层30以及最终形成的所述浅沟槽隔离结构发挥良好的隔离作用，提升器件性能。需要说明的是，由于此过程中所述第二沟槽27和第三沟槽28都被所述隔离介质层30所完全填充，故为使图示更简洁清晰，图15和图16并未示意出所述第二沟槽27和第三沟槽28。

最后进行图2中的步骤S09，去除所述刻蚀阻挡层23和所述垫氧化层22。具体的，该步骤可分两步进行：先采用湿法去除所述刻蚀阻挡层23，之后采用稀释的氢氟酸去除所述垫氧化层22，若所述垫氧化层22是二氧化硅，则可以采用浓度介于1％～10％之间的氢氟酸进行刻蚀去除。最后得到的结构如图17所示。此步骤采用湿法刻蚀可以避免干法刻蚀过程中容易对所述衬底21表面造成损伤的现象，保证最终暴露出的所述衬底21表面光滑，为后续的工艺打下良好的基础。而能够采用湿法刻蚀的原因是因为本实施例中形成了所述第二沟槽27侧壁的所述侧壁保护层25，能够对所述隔离介质层30形成良好的保护，而不用担心湿法刻蚀过程对所述隔离介质层30造成损伤。

本实施例中，通过改善的工艺流程，在浅沟槽隔离结构侧壁形成所述侧壁保护层以保护填充在浅沟槽中的隔离介质层，使填充的隔离介质层在后续的工艺过程中不会受到损伤以避免边沟现象，有效降低寄生电流，从而保证浅沟槽隔离结构真正发挥良好的隔离效果，保障器件的电学性能，且为后续的多晶硅工艺和金属布线工艺提供良好的基础，提升生产良率。

实施例二

如图17所示，本实用新型提供一种浅沟槽隔离结构，所述浅沟槽隔离结构通过实施例一所述的制备方法得到。具体的，本实施例的浅沟槽隔离结构包括：

衬底21；

第一沟槽24，位于所述衬底21内；

侧壁保护层25，位于所述第一沟槽24的侧壁上，且自所述第一沟槽24的底部延伸至所述衬底21之上；

第二沟槽27，部分位于所述衬底21内，且位于所述侧壁保护层25的内侧，所述第二沟槽27的上表面与所述侧壁保护层25的上表面相平齐；

第三沟槽28，位于所述衬底21内，且位于所述第二沟槽27的底部，与所述第二沟槽27相连通；

衬底氧化层29，位于所述第三沟槽28的侧壁及底部；

隔离介质层30，位于所述第二沟槽27及所述第三沟槽28内，填满所述第二沟槽27及所述第三沟槽28，且所述隔离介质层30的上表面与所述侧壁保护层25的上表面相平齐。

作为示例，所述侧壁保护层25包括氮化硅层或氮氧化硅层。

作为示例，所述侧壁保护层25的横向尺寸d，即所述第一沟槽24和所述第二沟槽27的横向尺寸之差的1/2介于4～6nm之间，优选5nm，这个尺寸的所述侧壁保护层25在满足工艺生产的前提下具有良好的保护所述浅沟槽隔离结构的作用。

作为示例，所述第一沟槽24的深度介于20～50nm之间，所述第三沟槽28的深度介于150～400nm之间，即所述第三沟槽28的深度远大于所述第一沟槽24的深度，因而对所述第三沟槽28内的介质填充难度更高，而本实用新型通过改善的工艺流程和优化的结构设计，使所述第三沟槽28开口较大而底部较小，即所述第三沟槽28的横截面呈倒梯形，故在往所述第三沟槽28内填充所述隔离介质层30的过程中不会产生空洞(Void)现象，即所述第三沟槽28内的所述隔离介质层30没有空隙，确保最终形成的所述浅沟槽隔离结构发挥良好的隔离作用，提升器件性能。

作为示例，所述衬底氧化层29的厚度介于5～10nm之间，优选5～8nm之间，有利于进一步缩小器件尺寸。

作为示例，所述侧壁保护层25位于所述衬底21内的高度与所述侧壁保护层25的总高度之比介于1:5～1:2之间。

作为示例，当所述侧壁保护层25为氮氧化硅层时，形成所述侧壁保护层25的方法包括等离子体增强化学气相沉积(PECVD)方法，且形成所述侧壁保护层25的过程中，氮和氧的原子比介于2：1～3：1之间，在这样的富氮环境中形成的所述侧壁保护层25具有良好的机械性能且抗断裂，与硅衬底的界面结合更好，因而不需要二氧化硅层的缓冲作用，有利于减小器件尺寸。在所述浅沟槽隔离结构的侧壁形成所述侧壁保护层25，能够保护填充在浅沟槽中的所述隔离介质层30，使填充的所述隔离介质层30在后续的工艺过程中不会受到损伤以避免产生边沟，降低寄生电流的产生，从而保证浅沟槽隔离结构真正发挥良好的隔离效果，确保器件的电学性能，同时为后续的多晶硅工艺和金属布线工艺提供良好的基础，有利于提高生产良率。本实施例中未提及的内容，请参考实施例一，出于简洁的目的，不再进一步展开。

综上所述，本实用新型提供一种浅沟槽隔离结构，包括衬底、第一沟槽、侧壁保护层、第二沟槽、第三沟槽、衬底氧化层及隔离介质层；所述第一沟槽位于所述衬底内；所述侧壁保护层位于所述第一沟槽的侧壁上，且自所述第一沟槽的底部延伸至所述衬底之上；所述第二沟槽部分位于所述衬底内，且位于所述侧壁保护层的内侧；所述第三沟槽位于所述衬底内，且位于所述第二沟槽的底部，与所述第二沟槽相连通；所述衬底氧化层位于所述第三沟槽的侧壁及底部；所述隔离介质层位于所述第二沟槽及所述第三沟槽内，填满所述第二沟槽及所述第三沟槽，且所述隔离介质层的上表面与所述侧壁保护层的上表面相平齐。本实用新型的浅沟槽隔离结构，通过改善的结构设计，在浅沟槽隔离结构侧壁形成侧壁保护层以保护填充在浅沟槽中的隔离介质层，使填充的隔离介质层在后续的工艺过程中不会受到损伤以避免边沟现象，有效降低寄生电流，从而保证浅沟槽隔离结构真正发挥良好的隔离效果，保障器件的电学性能，且为后续的多晶硅工艺和金属布线工艺提供良好的基础，提升生产良率。本实用新型的浅沟槽隔离结构，能够起到良好的隔离效果，提升器件性能。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。