1.一种半导体器件，其特征在于，包括：
半导体芯片，所述半导体芯片具有第一表面、在与所述第一表面相对的一侧上的第一背表面以及布置在所述第一表面上的多个电极；和
布线衬底，所述布线衬底具有第一主表面、第二主表面、第一布线层和第二布线层，所述第一主表面上安装有所述半导体芯片，所述第二主表面在与所述第一主表面相对的一侧上，所述第一布线层形成在所述第一主表面和所述第二主表面之间，所述第二布线层形成在所述第一布线层和所述第二主表面之间并且在与所述第一主表面交叉的方向上的截面图中与所述第一布线层相邻，
其中，所述第一布线层具有：
第一布线，所述第一布线具有第一主布线单元和多个第一子布线单元，所述第一主布线单元在截面图中在第一方向上延伸，所述多个第一子布线单元在与所述第一方向交叉的第二方向上延伸并与所述第一主布线单元交叉，并且所述第一布线被供给有第一电位，
第二布线，所述第二布线具有第二主布线单元和多个第二子布线单元，所述第二主布线单元在所述截面图中在所述第一方向上延伸，所述多个第二子布线单元在所述第二方向上延伸并与所述第二主布线单元交叉，并且所述第二布线被供给有与所述第一电位不同的第二电位，
其中，所述第一布线的所述第一子布线单元和所述第二布线的所述第二子布线单元：
具有第一端部单元和在与所述第一端部单元相对的一侧上的第二端部单元，所述第一端部单元和所述第二端部单元在所述第二方向上穿过所述第一主布线单元或所述第二主布线单元，并且
沿所述第一方向交替布置在所述第一主布线单元和所述第二主布线单元之间，
其中，所述第二布线具有：
第一导体图案，所述第一导体图案与所述第二布线的所述第二主布线单元和所述第一布线的所述第一子布线单元的所述第一端部单元交叠，并且在所述第一方向上延伸，和
第二导体图案，所述第二导体图案与所述第一布线的所述第一主布线单元和所述第二布线的所述第二子布线单元的所述第二端部单元交叠，
其中，所述第一子布线单元的所述第一端部单元通过多个第一过孔而与所述第一导体图案电耦合，以及
其中，所述第二子布线单元的所述第二端部单元通过多个第二过孔而与所述第二导体图案电耦合。
2.根据权利要求1所述的半导体器件，其特征在于，
所述半导体芯片的所述第一表面与所述布线衬底的所述第一主表面相对；
所述半导体芯片的电极包括：
多个第一电极，电耦合到所述布线衬底的所述第一布线，和
多个第二电极，电耦合到所述布线衬底的所述第二布线，以及
所述布线衬底具有：
多个第一端子，与所述半导体芯片的所述第一电极相对并且电耦合，和
多个第二端子，与所述半导体芯片的所述第二电极相对并且电耦合。
3.根据权利要求2所述的半导体器件，其特征在于，
所述布线衬底具有覆盖所述第一布线层并包括多个开口的第一绝缘膜，
所述第一布线具有在所述第一绝缘膜中包括的所述开口中从所述第一绝缘膜露出的所述第一端子，
所述第二布线具有在所述第一绝缘膜中包括的所述开口中从所述第一绝缘膜露出的所述第二端子，
所述半导体芯片的所述第一电极和所述第一端子通过第一凸块电极而耦合，以及
所述半导体芯片的所述第二电极和所述第二端子通过第二凸块电极而耦合。
4.根据权利要求3所述的半导体器件，其特征在于，
所述第一端子包括形成在所述第一子布线单元的所述第一端部单元和所述第二端部单元中的多个第三端子，以及
所述第二端子包括形成在所述第二子布线单元的所述第一端部单元和所述第二端部单元中的多个第四端子。
5.根据权利要求4所述的半导体器件，其特征在于，
所述第三端子分别与所述第一过孔交叠，以及
所述第四端子分别与所述第二过孔交叠。
6.根据权利要求4所述的半导体器件，其特征在于，
所述第一端子包括形成在所述第一主布线单元中的第五端子，以及
所述第二端子包括形成在所述第二主布线单元中的第六端子。
7.根据权利要求6所述的半导体器件，其特征在于，
所述第五端子不与所述第一过孔交叠，以及
所述第六端子不与所述第二过孔交叠。
8.根据权利要求1所述的半导体器件，其特征在于，
所述第二布线层具有第三导体图案，所述第三导体图案与所述第一布线的所述第一子布线单元的所述第二端部单元交叠并在所述第一方向上延伸，
所述第二导体图案在截面图中设置在所述第一导体图案和所述第三导体图案之间，以及
所述第一子布线单元的所述第二端部单元通过所述第一过孔而电耦合到所述第三导体图案。
9.根据权利要求8所述的半导体器件，其特征在于，
所述第二布线层具有在所述第二方向上布置在所述第一导体图案和所述第三导体图案之间并沿所述第一方向布置成一行的所述第二导体图案，以及
所述第一导体图案和所述第三导体图案通过形成在所述第二导体图案之间的连接单元而彼此电耦合。
10.根据权利要求8所述的半导体器件，其特征在于，
所述第二布线层具有第四导体图案，所述第四导体图案与所述第二布线的所述第二子布线单元的所述第一端部单元交叠，
所述第一导体图案在截面图中形成在所述第二导体图案和所述第四导体图案之间，以及
所述第二子布线单元的所述第一端部单元通过所述第二过孔而与所述第四导体图案电耦合。
11.根据权利要求10所述的半导体器件，其特征在于，
所述第二布线层具有在所述第二方向上布置在所述第一导体图案和所述第三导体图案之间并且沿所述第一方向布置成一行的所述第二导体图案，以及
所述第二导体图案通过所述第一布线层的所述第二布线而彼此电耦合。
12.根据权利要求1所述的半导体器件，其特征在于，
所述布线衬底具有第三布线层，所述第三布线层形成在所述第二布线层和所述第二主表面之间，并且在与所述第一主表面交叉的方向上的截面图中与所述第二布线层相邻，
所述第三布线层具有：
第三导体图案，所述第三导体图案与所述第一导体图案交叠，通过多个第三过孔而与所述第一导体图案电耦合，并且在所述第一方向上延伸，以及
第四导体图案，所述第四导体图案与所述第二导体图案交叠，通过多个第四过孔而与所述第二导体图案电耦合，并且在所述第一方向上延伸。
13.根据权利要求12所述的半导体器件，其特征在于，
所述布线衬底具有：
第四布线层，形成在所述第三布线层和所述第二主表面之间，和
多个通孔布线，用于电耦合所述第三布线层和所述第四布线层，以及
所述通孔布线包括：多个第一通孔布线，耦合到所述第三布线层中的所述第三导体图案；以及多个第二通孔布线，耦合到所述第三布线层中的所述第四导体图案。
14.根据权利要求13所述的半导体器件，其特征在于，
所述半导体芯片的电极的布置间距小于所述布线衬底的通孔布线的布置间距。
15.根据权利要求1所述的半导体器件，其特征在于，
所述布线衬底的所述第一布线层具有多个第一布线和多个第二布线，以及
所述第一布线和所述第二布线在截面图中沿所述第二方向交替布置。
16.根据权利要求1所述的半导体器件，其特征在于，
所述第一布线层具有第三布线，所述第三布线具有：在截面图中在所述第一方向上延伸的第三主布线单元；以及多个第三子布线单元，在所述第二方向上延伸并与所述第三主布线单元交叉，并且所述第三布线被供给有所述第二电位，
所述第一布线在所述第二方向上布置在所述第二布线和所述第三布线之间，
所述第三布线的所述第三子布线单元具有在所述第二方向上穿过所述第三主布线单元的所述第一端部单元和在与所述第一端部单元相对的一侧上的所述第二端部单元，
所述第一子布线单元和所述第三子布线单元沿所述第一方向交替布置在所述第二主布线单元和所述第三主布线单元之间，
所述第二布线层具有第三导体图案，所述第三导体图案与所述第三布线的所述第三主布线单元以及所述第一布线的所述第一子布线单元的所述第二端部单元交叠，
所述第一子布线单元的所述第二端部单元通过所述第一过孔而与所述第三导体图案电耦合，以及
所述第三子布线单元的所述第一端部单元通过所述第二过孔而与所述第二导体图案电耦合。
17.根据权利要求1所述的半导体器件，其特征在于，
所述第一布线层具有第四布线，所述第四布线具有：在截面图中在所述第一方向上延伸的第四主布线单元；以及多个第四子布线单元，在所述第二方向上延伸并与所述第四主布线单元交叉，所述第四布线被供给有所述第一电位，
所述第二布线在所述第二方向上被布置在所述第一布线和所述第四布线之间，
所述第四布线的每个第四子布线单元具有在所述第二方向上穿过所述第四主布线单元的所述第一端部单元和在与所述第一端部单元相对的一侧上的所述第二端部单元，
所述第二子布线单元和所述第四子布线单元沿所述第一方向交替布置在所述第二主布线单元和所述第四主布线单元之间，
所述第二布线层具有第四导体图案，所述第四导体图案与所述第四布线的所述第四主布线单元以及所述第一布线的所述第一子布线单元的所述第二端部单元交叠，
所述第二子布线单元的所述第一端部单元通过所述第二过孔而与所述第四导体图案电耦合，以及
所述第四子布线单元的所述第一端部单元通过所述第一过孔而与所述第一导体图案电耦合。
18.根据权利要求1所述的半导体器件，其特征在于，
所述半导体芯片具有电路，所述电路由所述第一电位和所述第二电位之间的电位差驱动，以及
所述第二电位是接地电位，并且所述第一电位是不同于所述接地电位的电源电位。