一种半导体连接结构及其制作方法与流程

本发明实施例涉及集成电路领域，特别涉及一种半导体连接结构及其制作方法。

背景技术：

在集成电路领域，通过半导体连接结构实现金属之间的连接，进而实现电路互连。随着对于集成度要求的不断增大，半导体连接结构的高度越来越高，使得所述半导体连接结构刻蚀工艺对刻蚀均匀性的要求更高。因此，亟需一种方法提高半导体连接结构刻蚀的均匀性，提高半导体连接结构的质量，进而提高产品质量。

技术实现要素：

有鉴于此，本发明实施例提供一种半导体连接结构及其制作方法。

本发明实施例的第一方面提供一种半导体连接结构的制作方法，包括：

在第一介质层中对应于金属线的位置处形成第一凹槽；其中，所述第一凹槽的深度不大于所述第一介质层的厚度；

在所述第一介质层的顶部沉积形成至少一个第二介质层，并基于所述第一凹槽的形貌形成第二凹槽；

刻蚀位于所述第二凹槽下方的所述至少一个第二介质层、所述第一介质层和第三介质层，以形成暴露所述金属线的孔，其中，所述金属线位于所述第三介质层下方。

根据一种实施例，所述方法包括：

在所述孔中沉积金属，以形成穿过所述至少一个第二介质层、所述第一介质层及所述第三介质层与所述金属线接触的金属柱；

平坦化处理，其中，在所述平坦化后，所述金属柱上表面与所述至少一个第二介质层的顶部平齐。

根据一种实施例，所述在所述第一介质层的顶部沉积形成至少一个第二介质层，并基于所述第一凹槽的形貌形成所述第二凹槽的步骤包括：

在所述第一介质层的顶部沉积形成第一个第二介质层，并基于所述第一凹槽的形貌形成第三凹槽，其中，所述第三凹槽底部的宽度和所述第一凹槽顶部的所述第一个第二介质层的厚度之和，不小于所述孔在所述第三凹槽顶部位置处的宽度；

在所述第一个第二介质层的顶部沉积形成第二个第二介质层，并基于所述第三凹槽的形貌形成所述第二凹槽。

根据一种实施例，所述第一个第二介质层和所述第二个第二介质层的制作成分不同。

根据一种实施例，

所述第一介质层的成分包括氧化物；

所述第三介质层的成分包括氮化物。

根据一种实施例，

所述第一个第二介质层的成分包括氮化物或碳氮化物；

所述第二个第二介质层的成分包括氧化物。

根据一种实施例，

所述第一凹槽底部的宽度大于所述金属线的线宽；

和/或，

所述金属柱的宽度小于所述第一凹槽底部的宽度；

和/或，

所述金属柱的宽度大于所述第二凹槽底部的宽度。

本发明实施例第二方面提供一种半导体连接结构，包括：

第一介质层，位于衬底上；

至少一个第二介质层，位于所述第一介质层的上方；

第三介质层，位于所述第一介质层下方；

金属线，位于所述第三介质层下方；

金属柱，依次从上至下穿过所述至少一个第二介质层、所述第一介质层、所述第三介质层与所述金属线接触；

其中，所述金属柱与所述至少一个第二介质层接触的深度大于所述至少一个第二介质层在所述金属柱位置以外区域的厚度。

根据一种实施例，所述金属柱底部的宽度不大于所述金属线的线宽。

根据一种实施例，

所述第一凹槽底部的宽度大于所述金属线的线宽；

和/或，

所述金属柱的宽度小于所述第一凹槽底部的宽度；

和/或，

所述金属柱的宽度大于所述第二凹槽底部的宽度。

本发明提供的上述半导体连接结构及其制作方法，通过在第一介质层中形成第一凹槽，在第一凹槽中沉积至少一个第二介质层，并基于所述第一凹槽形成第二凹槽，再刻蚀位于所述第二凹槽下方的所述至少一个第二介质层、所述第一介质层和第三介质层，以形成暴露所述金属线的孔，减小了所述孔侧壁上第二介质层与第一介质层交界面处的开口尺寸，有利于减少在刻蚀所述孔时对第一介质层的过度刻蚀而影响孔侧壁的形貌，提高在该交界面处刻蚀的均匀性，使得所述孔侧壁平滑，进而提高所述孔填充的质量，提高产品质量。与此同时，本实施例提供的半导体连接结构制作方法，可使所述至少一个第二介质层可作为硬掩膜层进行所述孔的刻蚀，在刻蚀所述孔时不需要引入额外的硬掩模层，降低了工艺成本，提高了制备效率。

附图说明

图1为本发明实施例提供的一种半导体连接结构制作方法的流程示意图；

图2为本发明实施例提供的形成一个第二介质层后的结构示意图；

图3为本发明实施例提供的另一种半导体连接结构制作方法的流程示意图；

图4为本发明实施例提供的一种半导体连接结构的示意图；

图5为一种双大马士革孔连接结构的制作流程示意图；

图6为一种双大马士革孔连接结构的半导体衬底示意图；

图7为一种双大马士革孔连接结构中形成第一孔后的结构示意图；

图8为一种双大马士革孔连接结构中形成第二孔后的结构示意图；

图9为一种双大马士革孔连接结构中填充金属后的结构示意图；

图10为一种双大马士革孔连接结构的结构示意图；

图11为本发明实施例提供的一种半导体连接结构的制作流程示意图；

图12为本发明实施例提供的一种半导体衬底结构示意图；

图13为本发明实施例提供的一种半导体连接结构中形成第一凹槽后的结构示意图；

图14为本发明实施例提供的一种半导体连接结构中形成第二凹槽后的结构示意图；

图15为本发明实施例提供的一种半导体连接结构中形成孔后的结构示意图；

图16为本发明实施例提供的一种半导体连接结构中填充金属后的结构示意图；

图17为本发明实施例提供的一种半导体连接结构的结构示意图。

具体实施方式

下面将结合附图和实施例对本发明的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

在下列段落中参照附图以举例方式更具体的描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施方式的目的。除非特别说明或者指出，否则本发明中的术语“第一”、“第二”、“第三”等描述仅用于区分本发明中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

在本文中，术语“a在b之上/下”意味着包含a、b两者相互接触地一者在另一者之上/下的情形，或者a、b两者之间还间插有其他部件而一者非接触地位于另一者之上/下的情形。

如图1所示，本发明实施例提供一种半导体连接结构的制作方法，包括：

步骤s10：在第一介质层中对应于金属线的位置处形成第一凹槽；其中，所述第一凹槽的深度不大于所述第一介质层的厚度；

步骤s20：在所述第一介质层的顶部沉积形成至少一个第二介质层，并基于所述第一凹槽的形貌形成第二凹槽；

步骤s30：刻蚀位于所述第二凹槽下方的所述至少一个第二介质层、所述第一介质层和第三介质层，以形成暴露所述金属线的孔，其中，所述金属线位于所述第三介质层下方。

所述第一介质层和第二介质层可为由不同成分(或介质)形成的层。所述至少一个第二介质层可包括：一个或多个介质层，在本实施例中“第二介质层”中的“第二”并没有特指，仅是描述位于所述第一介质层之上的介质层。例如，所述第二介质层可为1个、2个或3个等数量。

如图2所示，至少一个第二介质层34位于第一介质层13上方，第三介质层12位于第一介质层13下方，所述金属线10再位于第三介质层12下方，如此，从上至下依次是：至少一个第二介质层、第一介质层、第三介质层及金属线。

在一些实施例中，所述金属线10是置于第四介质层11中的，第四介质层11可包裹住所述金属线10，对所述金属线10形成保护。

在一些实施例中，所述半导体连接结构可用于两片晶圆的键合。例如，在第一晶圆上制作所述半导体连接结构，在第二晶圆上也制作所述半导体连接结构，然后将第一晶圆上的所述孔与第二晶圆上的所述孔对准，将第一晶圆的所述至少一个第二介质层与第二晶圆上的所述至少一个第二介质层对准，使第一晶圆上具有该半导体连接结构的一面与第二晶圆上具有该半导体连接结构的一面键合在一起，使得第一晶圆上的所述金属线与第二金属线连接，实现第一晶圆与第二晶圆的键合。

在一些实施例中，所述半导体连接结构还可用于在一片晶圆中下层金属线与上层金属线的连接。例如，制备所述半导体连接结构，所述半导体连接结构与所述下层金属线连接，然后在所述半导体连接结构的上方沉积上层金属线，实现所述下层金属线与所述上层金属线连接。

在本发明实施例中，所述步骤s10，可包括：

在所述第一介质层的顶部形成掩膜层，在所述掩膜层的顶部涂覆光刻胶，通过光刻工艺对所述光刻胶和所述掩膜层进行图形化处理，将掩膜版上的图形转移到所述掩膜层上；

以图形化处理的所述掩膜层为掩膜，对所述第一介质层进行刻蚀，形成第一凹槽。

在本发明实施例中，形成所述第一凹槽或所述孔的方式可包括干法刻蚀或湿法刻蚀。

在一些实施例中，形成所述第一凹槽的方式还可包括：通过两次沉积来实现，例如，通过第一次沉积形成第一介质层的第一部分，然后覆盖掩膜版，通过掩膜版覆盖凹槽位置后再次沉积形成第一介质层的第二部分，如此也可以形成所述第一凹槽；总之，形成所述第一凹槽的方式有多种不局限于上述任意一种。

在本发明实施例中，形成所述至少一个第二介质层的方法可包括化学气相沉积法、物理气相沉积法等。

在本发明实施例，所述金属线的材料可包括铜、铝、钨等导电金属。

在本实施例中，所述步骤s30，可包括：

在所述至少一个第二介质层的顶部涂覆光刻胶，通过显影技术对所述光刻胶进行图形化处理，将掩膜版上的图形转移到所述光刻胶上；

以图形化处理的所述光刻胶为掩膜，刻蚀位于所述第二凹槽下方的所述至少一个第二介质层、所述第一介质层和第三介质层，以形成暴露所述金属线的孔。

如图3所示，在一些发明实施例中，所述方法包括：

步骤s40：在所述孔中沉积金属，以形成穿过所述至少一个第二介质层、所述第一介质层及所述第三介质层与所述金属线接触的金属柱；

步骤s50：平坦化处理，其中，在所述平坦化后，所述金属柱上表面与所述至少一个第二介质层的顶部平齐。

在本发明实施例中，所述金属柱的材料可包括铜、铝、钨等导电金属。所述金属柱的材料可与所述金属线的材料相同或不同。

在本发明实施例中，所述平坦化处理可包括化学机械平坦化处理。例如，当向所述孔中填充的金属为铜时，在平坦化过程中，将铜氧化生成氧化铜和氢氧化铜，然后通过磨料机中的颗粒将铜的氧化物机械地磨掉；当这层氧化物被磨掉后，磨料中的化学成分继续氧化重新暴露出的铜的表面，然后重新生成的氧化物再次被机械地磨掉；重复该过程，直至露出所述至少一个第二介质层的顶部。

在一些发明实施例中，所述步骤s20可包括：

在所述第一介质层的顶部沉积形成第一个第二介质层，并基于所述第一凹槽的形貌形成第三凹槽，其中，所述第三凹槽底部的宽度和所述第一凹槽顶部的所述第一个第二介质层的厚度之和不小于所述孔在所述第三凹槽顶部位置处的宽度；

在所述第一个第二介质层的顶部沉积形成第二个第二介质层，并基于所述第三凹槽的形貌形成所述第二凹槽。在一些发明实施例中，所述第一个第二介质层和所述第二个第二介质层的制作成分不同。例如，所述第一个第二介质层的制作成分可为氮化物，碳氮化物等；所述第二个第二介质层的制作成分可为氧化物。

在本发明实施例中，所述第一个第二介质层可包括氮化硅或碳氮化硅，其硬度大于所述第二个第二介质层的硬度，可作为平坦化处理时的停止层，当平坦化处理至暴露出所述第一个第二介质层时，停止所述平坦化处理。

在本发明实施例中，所述第二个第二介质层可包括氧化硅，用于在向所述孔中沉积金属时，保护所述第一个第二介质层的上表面，避免所述第一个第二介质层的成分进入所述金属柱中，破坏所述金属柱的导电性能。

在一些发明实施例中，所述第一介质层的成分可包括氧化物，例如氧化硅；

所述第三介质层的成分可包括氮化物，例如氮化硅。

在一些发明实施例中，

所述第一凹槽底部的宽度大于所述金属线的线宽；

和/或，

所述金属柱的宽度小于所述第一凹槽底部的宽度；

和/或，

所述金属柱的宽度大于所述第二凹槽底部的宽度。

在本实施例中，所述第一凹槽在预设方向上的宽度大于金属线在预设方向上的宽度，所述预设方向可为平行于第一介质层、第二介质层和/或第三介质层铺开的方向。

所述金属柱在所述预设方向上的宽度小于所述第一凹槽在所述预设方向上的宽度。

所述金属柱在所述预设方向上的宽度大于所述第二凹槽在所述预设方向上的宽度。

如图4所示，本发明实施例提供一种半导体连接结构，包括：

第一介质层13，位于衬底1上；

至少一个第二介质层34，位于所述第一介质层13的上方；

第三介质层12，位于所述第一介质层13下方；

金属线10，位于所述第三介质层12下方；

金属柱40，依次从上至下穿过所述至少一个第二介质层34、所述第一介质层13、所述第三介质层12与所述金属线10接触；

其中，所述金属柱40与所述至少一个第二介质层34接触的深度，大于所述至少一个第二介质层34在所述金属柱40位置以外区域的厚度。

在本发明实施例中，所述衬底可包括单晶硅片，多晶硅片，具有其他介质层、金属区域、或电路结构的晶圆片等，用于承载所述第一介质层、所述至少一个第二介质层、所述第三介质层、所述金属线和所述连接结构。

在一些发明实施例中，所述金属柱底部的宽度不大于所述金属线的线宽。

在一些发明实施例中，

所述第一凹槽底部的宽度大于所述金属线的线宽；

和/或，

所述金属柱的宽度小于所述第一凹槽底部的宽度；

和/或，

所述金属柱的宽度大于所述第二凹槽底部的宽度。

以下结合上述任意发明实施例提供几个具体示例：

示例1：

一种双大马士革(dualdamascene)孔(via)连接结构的制备是通过两步光刻(litho-etch)和一次填充来完成的，下面结合图5至图10对一种双大马士革孔连接结构的制作方法进行介绍，所述方法包括：

步骤s100：提供一半导体衬底，所述半导体衬底由下至上依次包括包含金属线的介电层、刻蚀停止层、第一介质层、刻蚀阻挡层、保护层；例如，如图6所示，提供一半导体衬底2，所述半导体衬底2由下至上依次包括包含金属线10的介电层11、刻蚀停止层12、第一介质层13、刻蚀阻挡层14、保护层15；

步骤s110：在对应于金属线的位置，刻蚀所述保护层、所述刻蚀阻挡层、所述第一介质层，并消耗掉部分所述刻蚀停止层，以形成第一孔，所述第一孔的底部位于所述刻蚀停止层中，其中，所述第一孔底部的宽度小于所述金属线的线宽；例如，在对应于金属线10的位置，刻蚀所述保护层15、所述刻蚀阻挡层14、所述第一介质层13，并消耗掉部分所述刻蚀停止层12，以形成第一孔20，所述第一孔20的底部位于所述刻蚀停止层12中，其中，所述第一孔20底部的宽度小于所述金属线10的线宽；

步骤s120：在所述第一孔的位置，刻蚀所述保护层、所述刻蚀阻挡层，并消耗掉部分所述第一介质层，形成第二孔，并刻蚀所述刻蚀停止层，以暴露出所述金属线，使得所述第一孔与所述金属线相连；其中，所述第二孔的底部位于所述第一介质层中，第二孔顶部的宽度大于所述第一孔顶部的宽度，所述第二孔底部的宽度大于第一孔在所述第二孔底部位置处的宽度；例如，如图7与图8所示，在所述第一孔20的位置，刻蚀所述保护层15、所述刻蚀阻挡层14，并消耗掉部分所述第一介质层13，形成第二孔21，并刻蚀所述刻蚀停止层12，以暴露出所述金属线10，使得所述第一孔20与所述金属线10相连；

步骤s130：向所述第一孔和第二孔中沉积铜种子层；通过电化学沉积(ecp)在所述铜种子层表面进行铜填充；例如，如图9所示，向所述第一孔20和第二孔21中沉积铜种子层；通过电化学沉积工艺在所述铜种子层表面进行铜填充；

步骤s140：平坦化处理，清除所述半导体衬底表面额外的铜和所述保护层，形成金属连接柱；例如，如图10所示，平坦化处理，清除所述半导体衬底2表面额外的铜和所述保护层15，形成金属连接柱30。

在上述步骤s110中，由于第一介质层厚度较大，因此刻蚀第一孔的深度较深，在刻蚀第一通孔时需要硬掩模(hardmask)实现刻蚀的对准以及刻蚀深度的控制，保证第一通孔刻蚀深度的均匀性。

通过上述方法形成第二通孔，由于第一介质层的硬度小于刻蚀阻挡层的硬度，所以第一通孔暴露出来的侧壁的第一介质层的刻蚀速度比阻挡层的刻蚀速度快；且在第一介质层和刻蚀阻挡层的界面处，第二孔的开口尺寸较大，因此在第二孔的侧壁上，该界面处容易形成台阶状的形貌，将导致后续的铜种子层不连续，使得铜填充不良，造成产品良率降低。要避免在第二孔中出现这种台阶状的形貌，对于刻蚀工艺而言是一个较大的挑战。

此外，由于第一孔位于第二孔底部位置的开口尺寸较小，因此第一孔位于第二孔底部以下部分的深度与开口尺寸的比值较大，增大了向第一孔中均匀沉积连续的铜种子层的难度，进一步降低了铜种子层质量，影响填充的铜的质量，降低金属连接柱的电性能，损害产品的质量。

因此，本发明实施例提供一种半导体连接结构的制作方法。下面结合图11至图17对本发明实施例提供的一种半导体连接结构的制作方法进行详细介绍，包括：

步骤s1：提供一半导体衬底，所述半导体衬底由下至上依次包括包含金属线的介电层和刻蚀停止层，在所述半导体衬底上沉积第一介质层，在所述第一介质层中对应于金属线的位置形成第一凹槽，其中，所述第一凹槽的深度小于第一介质层的厚度，所述第一凹槽底部的宽度大于所述金属线的宽度；例如，如图12和图13所示，提供一半导体衬底1，所述半导体衬底1由下至上依次包括包含金属线10的介电层11和刻蚀停止层12，在半导体衬底1上沉积第一介质层13，在所述第一介质层13中对应于金属线10的位置形成第一凹槽22，其中，所述第一凹槽22的深度小于第一介质层13的厚度，所述第一凹槽22底部的宽度大于所述金属线10的宽度；

步骤s2：在所述第一介质层的顶部沉积刻蚀阻挡层，并基于所述第一凹槽的形貌形成第三凹槽；在所述刻蚀阻挡层的顶部沉积保护层，并基于所述第三凹槽的形貌形成第二凹槽；例如，如图14所示，在所述第一介质层13的顶部沉积刻蚀阻挡层14，并在所述第一凹槽22位置上方形成第三凹槽；在所述刻蚀阻挡层14的顶部沉积保护层15，并基于所述第三凹槽形成第二凹槽23；

步骤s3：刻蚀位于所述第二凹槽底部的所述保护层、所述刻蚀阻挡层、所述第一介质层和所述刻蚀停止层，以形成暴露所述金属线的孔，其中，所述金属线位于所述刻蚀停止层下方，所述第三凹槽底部的宽度和所述刻蚀阻挡层的厚度之和，不小于所述孔在所述第三凹槽顶部位置处的宽度；例如，如图15所示，刻蚀位于所述第二凹槽23底部的所述保护层15、所述刻蚀阻挡层14、所述第一介质层13和所述刻蚀停止层12，以形成暴露金属线10的孔24，其中，所述金属线10位于所述刻蚀停止层12下方，所述第三凹槽底部的宽度和所述刻蚀阻挡层14的厚度之和不小于所述孔24在所述第三凹槽顶部位置处的宽度；

步骤s4：通过物理气相沉积(pvd)工艺在所述孔内沉积铜阻挡层，在所述铜阻挡层上通过物理气相沉积工艺沉积铜种子层；通过电化学沉积工艺在所述铜种子层表面进行铜填充；例如，如图16所示，通过物理气相沉积工艺在所述孔24内沉积铜阻挡层，在所述铜阻挡层上通过物理气相沉积工艺沉积铜种子层；通过电化学沉积工艺在所述铜种子层表面进行铜填充；

步骤s5：通过化学机械平坦化(cmp)清除所述保护层表面额外的铜和所述保护层，形成金属柱，其中，在所述化学机械平坦化之后，所述金属柱上表面与所述刻蚀阻挡层的顶部平齐；例如，如图17所示，通过化学机械平坦化工艺清除所述保护层15表面额外的铜和所述保护层15，形成金属柱40，其中，在所述化学机械平坦化之后，所述金属柱40上表面与所述刻蚀阻挡层14的顶部平齐。

通过上述方法，在刻蚀所述孔时，不需要引入额外的硬掩模，能有效降低成本，缩短工艺时间，降低刻蚀工艺难度，扩大刻蚀工艺的工艺窗口；且所述孔的深宽比较小，侧壁形貌平滑，有利于在孔中连续均匀地沉积铜种子层，提高金属柱的填充质量，进而提高产品的质量；所述金属柱与所述刻蚀阻挡层接触的深度，大于所述刻蚀阻挡层在所述金属柱位置以外区域的厚度，有利于阻挡金属柱中铜的扩散，提高产品的可靠性。

在本申请所提供的实施例中，应该理解到，所揭露的装置、系统与方法，可以通过其他的方式实现。以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。