半导体器件及其制造方法与流程

本申请要求2018年3月23日提交的日本专利申请no.2018-057207的优先权，其内容通过引用结合在本申请中。

本发明涉及半导体器件及其制造方法，例如，可适用于连接导线的半导体器件以及制造该半导体器件的方法。

背景技术：

导线电连接到半导体芯片的焊盘。

日本未审查专利公开no.2014-187073(专利文献1)描述了涉及一种半导体器件的技术，所述半导体器件具有带有opm结构的键合焊盘。

日本未审查专利公开no.2014-154640(专利文献2)描述了涉及具有键合焊盘的半导体器件的技术。

日本未审专利公开no.h9-22912(专利文献3)描述了涉及具有凸块电极的半导体器件的技术。

技术实现要素：

在连接有导线的半导体器件中，希望提高其可靠性。

根据说明书和附图中的描述，其他问题和新颖特征将是显而易见的。

根据一个实施例，一种半导体器件包括：形成在第一绝缘膜上的焊盘；第二绝缘膜，形成在所述第一绝缘膜上以覆盖所述焊盘；开口部分，露出所述焊盘的一部分，该开口部分形成在所述第二绝缘膜中；和金属膜，形成在从所述开口部分露出的焊盘上和所述第二绝缘膜上，并且与所述焊盘电连接。所述金属膜一体地具有位于从所述开口部分露出的焊盘上的第一部分和位于所述第二绝缘膜上的第二部分。所述金属膜的上表面具有用于将导线键合到所述金属膜的第一区域和用于使探针与所述金属膜接触的第二区域，所述第一区域位于所述金属膜的第一部分中，并且所述第二区域位于所述金属膜的第二部分中。

根据一个实施例，可以提高半导体器件的可靠性。

附图说明

图1是根据一个实施例的半导体器件的整体平面图。

图2是示出封装了图1中的半导体器件(半导体芯片)的半导体器件(半导体封装体)的示例的横截面图。

图3是示出封装了图1中的半导体器件(半导体芯片)的半导体器件(半导体封装体)的另一个示例的横截面图。

图4是示出图2中所示的半导体器件的制造工艺的工艺流程图。

图5是示出图3中所示的半导体器件的制造工艺的工艺流程图。

图6是示出根据一个实施例的半导体器件的主要部分的横截面图。

图7是示出根据一个实施例的半导体器件的主要部分的横截面图。

图8是示出根据一个实施例的半导体器件的主要部分的横截面图。

图9是示出在探针检查时、探针与图7所示的金属膜接触的状态的横截面图。

图10是示出导线与图7所示的金属膜键合的状态的横截面图。

图11是示出在制造工艺期间根据一个实施例的半导体器件的主要部分的横截面图。

图12是示出在从图11继续的制造工艺期间的半导体器件的主要部分的横截面图。

图13是示出在从图12继续的制造工艺期间的半导体器件的主要部分的横截面图。

图14是示出在从图13继续的制造工艺期间的半导体器件的主要部分的横截面图。

图15是示出在从图14继续的制造工艺期间的半导体器件的主要部分的横截面图。

图16是示出在从图15继续的制造工艺期间的半导体器件的主要部分的横截面图。

图17是示出在从图16继续的制造工艺期间的半导体器件的主要部分的横截面图。

图18是示出在从图17继续的制造工艺期间的半导体器件的主要部分的横截面图。

图19是示出在从图18继续的制造工艺期间的半导体器件的主要部分的横截面图。

图20是示出在从图19继续的制造工艺期间的半导体器件的主要部分的横截面图。

图21是示出在从图20继续的制造工艺期间的半导体器件的主要部分的横截面图。

图22是示出在从图21继续的制造工艺期间的半导体器件的主要部分的横截面图。

图23是示出根据检查示例的半导体器件的主要部分的横截面图。

图24是示出在探针检查时探针与图23所示的金属膜接触的状态的横截面图。

图25是示出导线与图23所示的金属膜键合的状态的横截面图。

图26是示出根据检查示例的半导体器件的主要部分的平面图。

图27是示出根据一个实施例的半导体器件的主要部分的平面图。

图28是示出根据检查示例的半导体器件的主要部分的平面图。

图29是示出研究探针检查造成的损伤的结果的表。

图30是示出研究探针检查造成的损伤的结果的表。

图31是示出根据修改示例的半导体器件的主要部分的横截面图。

图32是示出在探针检查时探针与图31所示的金属膜接触的状态的横截面图。

图33是示出导线与图31所示的金属膜键合的状态的横截面图。

具体实施方式

在下面描述的实施例中，为方便起见，当需要时，将在多个部分或实施例中描述本发明。然而，除非另有说明，否则这些部分或实施例彼此不相关，并且这些部分或实施例中的一个涉及其另一个的全部或一部分作为其修改示例、细节或补充说明。此外，在下面描述的实施例中，当提及元件的数量(包括件数、值、量、范围等)时，元件的数量不限于特定数量，除非另有说明或除了其中数量原则上明显限于特定数量的情况，并且大于或小于特定数量的数量也是适用的。此外，在下面描述的实施例中，不言而喻，除非另有说明或除了原则上组件显然必不可少的情况之外，组件(包括要素步骤)并不总是必不可少的。类似地，在下面描述的实施例中，当提及组件的形状、其位置关系等时，除非另有说明或者除了可以想到显然原则上被排除在外的情况，否则包括基本近似和类似的形状等。对于上述数值和范围也是如此。

在下文中，将参考附图详细描述本发明的实施例。注意，在用于描述实施例的所有附图中，具有相同功能的组件由相同的附图标记示出，并且将省略其重复描述。另外，除非在以下实施例中特别需要，否则原则上不重复相同或相似部分的描述。

此外，在以下实施例中使用的一些附图中，即使在截面图中也省略了阴影，以使附图易于看懂。另外，即使在平面图中也使用阴影线，以便使附图易于看懂。

(实施例)

<半导体芯片的整体结构>

将参考附图描述根据该实施例的半导体器件。

图1是根据本实施例的半导体器件(半导体芯片)cp的整体平面图，并且图1示出了半导体器件cp的上表面的整体平面图。

根据该实施例的半导体器件(半导体芯片)cp具有作为一侧的主表面的上表面，以及作为与上表面相反的一侧的主表面的背表面(下表面)。图1示出了半导体器件cp的上表面。注意，在半导体器件cp中，在形成焊盘pd的一侧上的主表面将被称为上表面，并且在与形成焊盘pd的一侧上的主表面(即，上表面)相对的一侧上的主表面将被称为半导体器件cp的背表面。

如图1所示，半导体器件cp在上表面侧包括多个焊盘(焊盘电极、电极焊盘、键合焊盘)pd。焊盘pd用作半导体器件cp的外部连接端子。焊盘pd是用于导线键合的焊盘。此外，在各个焊盘pd上形成金属膜me，稍后将描述细节。当从上方观察半导体器件cp的上表面时，观察到金属膜me；然而，焊盘pd隐藏在金属膜me下方。当使用半导体器件cp制造半导体封装体时，导线(对应于稍后将描述的导线bw)键合到焊盘pd上的金属膜me，并且导线和焊盘pd经由金属膜me电连接。

半导体器件cp的平面形状是四边形，更具体地是矩形。矩形的角可以是圆形的。在图1的情况下，在半导体器件cp的上表面上，沿着半导体器件cp的上表面的外周排列多个成对的焊盘pd和形成在焊盘pd上的金属膜me。在图1的情况下，沿着半导体器件cp的上表面上的四个边形成多个成对的焊盘pd和形成在焊盘pd上的金属膜me；然而，不限于此，有时可能沿三个边、两边或一边来布置(排列)。而且，在图1的情况下，该成对的焊盘pd和形成在焊盘pd上的金属膜me排列成一行；然而，不限于此，例如，也可以排列成两行，并且还可以以所谓的交错模式排列。此外，设置在半导体器件cp中的焊盘pd和形成在焊盘pd上的金属膜me的对的数量可根据需要改变。

<半导体封装体结构>

图2是示意性地示出封装了根据本实施例的半导体器件(半导体芯片)cp的半导体器件(半导体封装)pkg的示例的横截面图，图3是示出其另一个示例的横截面图。注意，图2中所示的半导体器件pkg通过添加附图标记pkg1而被称为半导体器件pkg1，图3中所示的半导体器件pkg通过添加附图标记pkg2而被称为半导体器件pkg2。

图2所示的半导体器件(半导体封装体)pkg1是使用引线框架制造的半导体封装体。半导体器件pkg1包括：半导体器件(半导体芯片)cp；支撑或安装半导体芯片cp的管芯焊盘(芯片安装部分)dp；多个引线ld；多个导线(键合导线)bw，其将半导体器件cp的上表面上的多个引线ld和多个焊盘pd彼此单独地电连接；进行密封的密封部分mr1。

密封部分(密封树脂部分)mr1是密封树脂部分，并且例如由诸如热固性树脂材料的树脂材料制成，并且还可以包含填料等。通过密封部分mr1，半导体器件cp、多个引线ld和多个导线bw被密封，并且被电保护和机械保护。

半导体器件cp安装(设置)在管芯焊盘dp的上表面上，使得半导体器件cp的上表面面向上，并且半导体器件cp的背表面被键合并固定到管芯焊盘dp的上表面，且它们之间插入有键合材料(管芯键合材料，粘合剂)bd1。此外，半导体器件cp被密封在密封部分mr1中，并且没有从密封部分mr1露出。

引线(引线部分)ld由导体制成，并且优选地，由诸如铜(cu)和铜合金的金属材料制成。相应引线ld由内引线部分和外引线部分构成，内引线部分是引线ld中的位于密封部分mr1中的部分，外引线部分是引线ld中的位于密封部分mr1外部的部分。外引线部分从密封部分mr1的侧表面突出到密封部分mr1的外部。

相应引线ld的外引线部分经受弯曲工艺，使得外引线部分的靠近端部的下表面位于密封部分mr1的下表面的稍下方。引线ld的外引线部分用作半导体器件pkg1的外部端子。

半导体器件cp的上表面上的相应焊盘pd通过作为导电连接构件的导线(键合导线)bw电连接到相应引线ld的内部引线部分。即，在每个导线bw的两端之间，一个端部部分连接到半导体器件cp的每个焊盘pd，另一个端部部分连接到每个引线ld的内部引线部分的上表面。然而，尽管稍后将描述细节，但是金属膜me形成在焊盘pd上，并且导线bw的连接到焊盘pd的端部部分实际上键合(连接)到焊盘pd上的金属膜me。导线bw具有导电性，具体地，导线bw是金属导线(细金属导线)，例如铜(cu)导线和金(au)导线。导线bw密封在密封部分mr1中，并且不从密封部分mr1露出。

注意，这里给出了半导体器件pkg1是四方扁平封装(qfp)型半导体封装体的情况的描述。然而，半导体器件pkg1不限于此，并且可以以各种方式改变。例如，半导体器件pkg1可以采用另一种封装配置，例如四方扁平无引线封装(qfn)配置和小外形封装(sop)配置。

图3中所示的半导体器件(半导体封装体)pkg2是使用布线板制造的半导体封装体。半导体器件pkg2包括：半导体器件(半导体芯片)cp；安装(支撑)半导体器件cp的布线板pc；多个导线bw，其电连接半导体器件cp的上表面上的多个焊盘pd和与焊盘pd对应的布线板pc的多个连接端子bld；以及密封部分mr2，覆盖包括半导体器件cp和导线bw的布线板pc的上表面。半导体器件pkg2还包括多个焊料球bl，该多个焊料球bl以区域阵列布置设置在布线板pc的下表面上作为外部端子。

布线板pc具有上表面和下表面，它们是彼此相对的主表面。半导体器件cp安装(设置)在布线板pc的上表面上，使得半导体器件cp的上表面面向上，并且半导体器件cp的后表面键合并固定到布线板pc的上表面，且它们之间插入有键合材料(管芯键合材料，粘合剂)bd2。半导体器件cp密封在密封部分mr2中，并且不从密封部分mr2露出。

多个连接端子(键合引线)bld设置在布线板pc的上表面上，并且多个导电接触部(land)dl设置在布线板pc的下表面上。布线板pc的上表面上的多个连接端子bld通过布线板pc的布线各自电连接到布线板pc的下表面上的多个导电接触部dl。布线板pc的布线包括布线板pc的上表面上的布线、布线板pc的过孔布线、布线板pc的内部布线以及布线板pc的下表面上的布线。焊料球bl作为凸块电极连接(形成)到相应导电接触部dl。因此，多个焊料球bl以阵列形式布置在布线板pc的下表面上，并且多个焊料球bl可以用作半导体器件pkg2的外部端子。

半导体器件cp的上表面上的相应焊盘pd通过作为导电连接构件的导线(键合导线)bw电连接到布线板pc的上表面上的相应连接端子bld。也就是说，在每个导线bw的两端之间，一个端部部分连接到半导体器件cp的每个焊盘pd，另一个端部部分连接到每个连接端子bld。然而，尽管稍后将描述细节，但是金属膜me形成在焊盘pd上，并且导线bw的连接到焊盘pd的端部部分实际上键合(连接)到焊盘pd上的金属膜me。导线bw密封在密封部分mr2中，并且不从密封部分mr2露出。

与上述密封部分mr1类似，密封部分(密封树脂部分)mr2是密封树脂部分，并且例如由诸如热固性树脂材料的树脂材料制成，并且还可以包含填料等。通过密封部分mr2，半导体器件cp和多个导线bw被密封，并且被电保护和机械保护。

注意，这里给出了半导体器件pkg2是球栅阵列(bga)型半导体封装体的情况的描述。然而，半导体器件pkg2不限于此，可以以各种方式改变，并且例如，可以采用诸如触点栅格阵列(lga)配置的另一封装配置。

接下来，将描述图2所示的半导体器件pkg1的制造工艺以及图3所示的半导体器件pkg2的制造工艺。图4是示出图2中所示的半导体器件pkg1的制造工艺的工艺流程图，图5是示出图3中所示的半导体器件pkg2的制造工艺的工艺流程图。

首先，将参照图2和图4说明图2所示的半导体器件pkg1的制造工艺。

为了制造半导体器件pkg1，首先，制备引线框架和半导体器件(半导体芯片)cp(图4中的步骤s1)。引线框架一体地包括框架、耦合到框架的多个引线ld和耦合到框架的管芯焊盘dp，其中多个悬置引线插入在管芯焊盘和框架之间。在步骤s1中，可以在预先制备引线框架之后制备半导体器件cp，或者可以在预先制备半导体器件cp之后制备引线框架，或者可以同时制备引线框架和半导体器件cp。

注意，如图4所示，引线框架可以通过制作(制造)引线框架来制备，而且，半导体器件cp可以通过制造半导体器件cp来制备。通过晶片工艺、随后的探针检查(晶片测试)步骤以及随后的背研磨步骤和划片步骤来执行半导体器件cp的制造工艺。稍后将参考图11至图22描述制造工艺的细节。注意，尽管在背研磨步骤之后执行划片步骤，但是可以在不执行背研磨步骤的情况下执行划片步骤。

接下来，执行管芯键合步骤，并且半导体器件cp安装并键合在引线框架的管芯焊盘dp上，且其间插入有键合材料bd1(图4中的步骤s2)。

接下来，执行导线键合步骤，并且半导体器件cp的多个焊盘pd和引线框架的多个引线ld(内引线部分)通过多个导线bw彼此电连接(图4中的步骤s3)。每个导线bw的一个端部部分连接到半导体器件cp的每个焊盘pd上的金属膜me，另一个端部部分连接到每个引线ld的内引线部分的上表面。在导线键合的情况下，半导体器件cp被加热到预定温度。

接下来，执行通过模制步骤(树脂模制步骤)的树脂密封，并且通过密封部分(密封树脂部分)mr1密封半导体器件cp和与其连接的多个导线bw(图4中的步骤s4)。通过该步骤s4的模制步骤，形成密封半导体器件cp、管芯焊盘dp、多个引线部分ld的内引线部分以及多个导线bw和悬置引线的密封部分mr1。

接下来，根据需要对从密封部分mr1露出的引线ld的外引线部分进行镀覆处理，然后，在密封部分mr1外的预定位置处切割引线ld和悬置引线，并将它们从引线框架的框架分开(图4中的步骤s5)。

接下来，对从密封部分mr1突出的引线ld的外引线部分实施弯曲工艺(引线工艺、引线形成)(图4中的步骤s6)。

以这种方式，制造图2中所示的半导体器件pkg1。

接着，将参考图3和图5描述图3所示的半导体器件pkg2的制造工艺。

为了制造半导体器件pkg2，首先，制备布线板pc和半导体器件(半导体芯片)cp(图5中的步骤s11)。在这个阶段，多个布线板pc可以以阵列形式一体地彼此连接。在步骤s11中，可以在预先制备引线框架之后制备半导体器件cp，或者可以在预先制备半导体器件cp之后制备布线板pc，或者可以同时制备布线板pc和半导体器件cp。

接下来，执行管芯键合步骤，并且半导体器件(半导体芯片)cp被安装和键合在布线板pc上，且在它们之间插入有键合材料bd2(图5中的步骤s12)。

接下来，执行导线键合步骤，并且半导体器件cp的多个焊盘pd和其上安装有半导体器件cp的布线板pc的多个连接端子bld通过多个导线bw彼此电连接(图5中的步骤s13)。每个导线bw的一个端部部分连接到半导体器件cp的每个焊盘pd上的金属膜me，并且另一个端部部分连接到每个连接端子bld。在导线键合的情况下，半导体器件cp被加热到预定温度。

接下来，执行通过模制步骤(树脂模制步骤)的树脂密封，以在布线板pc的上表面上形成密封部分(密封树脂部分)mr2，以覆盖半导体器件cp和导线bw，并且半导体器件cp和导线bw由密封部分mr2密封(图5中的步骤s14)。

接下来，焊料球bl连接到布线板pc的下表面上的相应导电接触部dl(图5中的步骤s15)。

此后，当多个布线板pc以阵列形式一体地彼此连接时，切割(划片)出其中多个布线板pc以阵列形式一体地彼此连接的布线板基底，从而分成单独的布线板pc(图5中的步骤s16)。此时，密封部分mr2也可以与布线板基底一起被切割。

以这种方式，制造了图3中所示的半导体器件pkg2。

<半导体芯片的内部结构>

图6是示出根据本实施例的半导体器件(半导体芯片)cp的主要部分的横截面图。而且，图7也是示出根据本实施例的半导体器件cp的主要部分的横截面图，且示出了与图6相同的横截面。在图7中，省略了层间绝缘膜il8下方的结构的图示。

在根据该实施例的半导体器件cp中，诸如金属绝缘体半导体场效应晶体管(misfet)的半导体元件形成在半导体衬底sb的主表面上，并且在半导体衬底sb上形成包括多个布线层的多层布线结构。在下文中，将给出根据该实施例的半导体器件的配置示例的具体描述。

如图6所示，诸如misfet的半导体元件形成在构成根据本实施例的半导体器件的半导体衬底sb上，并且由单晶硅制成。

在半导体衬底sb的主表面中，通过浅沟槽隔离(sti)方法等形成元件隔离区域st，并且在半导体衬底sb中，在由该元件隔离区域st限定的有源区域中形成misfet1。元件隔离区域st由嵌入在形成于半导体衬底sb中的沟槽中的绝缘膜构成。

misfet1包括：栅极电极ge，形成在半导体衬底sb的主表面上，栅极绝缘膜介于它们之间；以及源极/漏极区域(用于源极或漏极的半导体区域)sd，形成在栅极电极ge的两侧中的每一侧上的半导体衬底sb中。源极/漏极区域sd也可以采用轻掺杂漏极(ldd)结构，在这种情况下，在栅极电极ge的侧壁上形成也被称为侧壁间隔物的侧壁绝缘膜(未示出)。作为misfet1，可以形成n沟道misfet或p沟道misfet或者n沟道misfet和p沟道misfet两者。注意，n沟道misfet的源极/漏极区域sd形成在半导体衬底sb的p型阱(未示出)中，并且p沟道misfet的源极/漏极区域sd形成在半导体衬底sb的n型阱(未示出)中。

注意，这里通过将misfet作为形成在半导体衬底sb上的半导体元件的示例来进行描述；然而，除了上述之外，还可以形成电容器元件、电阻器元件、存储器元件、具有其他配置的晶体管等。

此外，这里以单晶硅衬底作为半导体衬底sb的示例进行描述；然而，作为另一种模式，绝缘体上硅(soi)衬底等也可用作半导体衬底sb。

在半导体衬底sb上形成包括多个绝缘膜(层间绝缘膜)和多个布线层的布线结构(多层布线结构)。

即，在半导体衬底sb上，形成多个层间绝缘膜(绝缘膜)il1、il2、il3、il4、il5、il6和il7，并且在多个层间绝缘膜il1、il2、il3、il4、il5、il6和il7中，形成插塞v1、过孔部分v2、v3、v4、v5和v6以及布线m1、m2、m3、m4、m5和m6。之后，在层间绝缘膜il7上形成层间绝缘膜il8，并且在该层间绝缘膜il8上形成每个焊盘pd。注意，也可以在层间绝缘膜il8上形成与焊盘pd在同一层中的布线(未示出)。

具体地，层间绝缘膜il1形成在半导体衬底sb上以覆盖上述misfet1，导电插塞v1嵌入在该层间绝缘膜il1中，层间绝缘膜il2形成在其中嵌入插塞v1的层间绝缘膜il1上，布线m1嵌入在该层间绝缘膜il2中。之后，在其中嵌入布线m1的层间绝缘膜il2上形成层间绝缘膜il3，在该层间绝缘膜il3中嵌入布线m2，在其中嵌入布线m2的层间绝缘膜il3上形成层间绝缘膜il4，并且将布线m3嵌入在该层间绝缘膜il4中。之后，在其中嵌入布线m3的层间绝缘膜il4上形成层间绝缘膜il5，在该层间绝缘膜il5中嵌入布线m4，在其中嵌入布线m4的层间绝缘膜il5上形成层间绝缘膜il6，并且在该层间绝缘膜il6中嵌入布线m5。之后，在其中嵌入布线m5的层间绝缘膜il6上形成层间绝缘膜il7，将布线m6嵌入在该层间绝缘膜il7中，在其中嵌入布线m6的层间绝缘膜il7上形成层间绝缘膜il8，并且在该层间绝缘膜il8上形成焊盘pd。层间绝缘膜il1至il8中的每一个可以形成为单层绝缘膜(例如，氧化硅膜)或者形成为多个绝缘膜的层叠膜。之后，在层间绝缘膜il8上形成绝缘膜pv以覆盖焊盘pd，并且在该绝缘膜pv中，形成露出焊盘pd的一部分的开口部分op。绝缘膜pv不完全覆盖整个焊盘pd，而是覆盖焊盘pd的侧表面和焊盘pd上表面的除了从开口部分op露出的部分之外的区域。

每个插塞v1由导体构成，并设置在布线m1下方。插塞v1将布线m1电连接到形成在半导体衬底sb上的各种半导体区域(例如，源极/漏极区域sd)、栅极电极ge等。

每个过孔部分v2由导体构成，与布线m2一体形成，设置在布线m2和布线m1之间，并且使布线m2和布线m1彼此电连接。即，通过使用双镶嵌方法，布线m2和与布线m2一体形成的过孔部分v2嵌入在层间绝缘膜il3中。作为另一种模式，还可以通过使用单镶嵌方法将过孔部分v2和布线m2彼此分开地形成，并且对于过孔部分v3、v4、v5、v6和v7也是如此。

每个过孔部分v3由导体构成，与布线m3一体形成，设置在布线m3和布线m2之间，并且使布线m3和布线m2彼此电连接。即，通过使用双镶嵌方法，布线m3和与布线m3一体形成的过孔部分v3嵌入在层间绝缘膜il4中。

每个过孔部分v4由导体构成，与布线m4一体形成，设置在布线m4和布线m3之间，并且使布线m4和布线m3彼此电连接。即，通过使用双镶嵌方法，布线m4和与布线m4一体形成的过孔部分v4嵌入在层间绝缘膜il5中。

每个过孔部分v5由导体构成，与布线m5一体形成，设置在布线m5和布线m4之间，并且使布线m5和布线m4彼此电连接。即，通过使用双镶嵌方法，布线m5和与布线m5一体形成的过孔部分v5嵌入在层间绝缘膜il6中。

每个过孔部分v6由导体构成，与布线m6一体形成，设置在布线m6和布线m5之间，并且使布线m6和布线m5彼此电连接。即，通过使用双镶嵌方法，布线m6和与布线m6一体形成的过孔部分v6嵌入在层间绝缘膜il7中。

此外，这里，布线m1、m2、m3、m4、m5和m6被示出并描述为通过镶嵌方法形成的镶嵌布线(嵌入布线)；然而，其不限于镶嵌布线，其也可以通过图案化用于布线的导体膜来形成并且例如也可以是铝布线。

参照图6和图7，在层间绝缘膜il8中，在平面图中与焊盘pd重叠的位置处形成开口部分(穿孔)sh，并且在开口部分sh中形成(嵌入)过孔部分v7。过孔部分v7由导体构成，形成在焊盘pd和布线m6之间，并且将焊盘pd和布线m6彼此电连接。即，通过使用单镶嵌方法，过孔部分v7嵌入在层间绝缘膜il8中。

注意，尽管在该实施例中过孔部分v7和焊盘pd彼此分开形成，但是作为另一种模式，也可以将过孔部分v7和焊盘pd彼此一体地形成。在将过孔部分v7和焊盘pd彼此一体地形成的情况下，焊盘pd的一部分填充层间绝缘膜il8的开口部分sh，从而形成过孔部分v7。

在半导体衬底sb上，形成包括多个绝缘膜(层间绝缘膜)和多个布线层的布线结构(多层布线结构)，并且焊盘pd包括在多个布线层中的最上布线层中，所述多个布线层被包括在半导体衬底sb上形成的布线结构中。此外，布线m6是布线结构中包括的多个布线层中的最上布线层正下方的布线层中的布线。

布线m6的厚度大于布线m1、m2、m3、m4和m5的相应厚度，并且焊盘pd的厚度大于布线m6的厚度。此外，布线m6的宽度大于布线m1、m2、m3、m4和m5的相应宽度，并且焊盘pd的宽度大于布线m6的宽度。注意，布线的宽度对应于在与半导体衬底sb的主表面基本平行的方向上的宽度(尺寸)，并且基本上垂直于布线的延伸方向。此外，焊盘pd的宽度对应于焊盘pd的短边方向的尺寸。此外，层间绝缘膜il7和il8的相应厚度大于层间绝缘膜il2、il3、il4、il5和il6的相应厚度。

注意，这里已经描述了在半导体衬底sb上形成的布线结构中包括的布线层的数量总共为7的情况，包括其中形成有焊盘pd的布线层；然而，形成在半导体衬底sb上的布线结构中包括的布线层的数量不限于此，并且可以以各种方式改变。然而，多个布线层被包括在形成于半导体衬底sb上的布线结构中，并且焊盘pd被包括在多个布线层中的最上布线层中。

如图6和图7所示，焊盘pd形成在层间绝缘膜il8上，绝缘膜(钝化膜)pv形成在层间绝缘膜il8上以覆盖焊盘pd的一部分，并且焊盘pd的一部分从设置在绝缘膜pv中的开口部分op露出。也就是说，开口部分op是用于焊盘pd的开口部分，并且开口部分op在平面图中被包括在焊盘pd中。因此，开口部分op的平面尺寸(平面面积)小于焊盘pd的平面尺寸(平面面积)，并且焊盘pd具有从开口部分op露出的部分(即，在平面图中与开口部分op重叠的部分)和覆盖有绝缘膜pv的部分(即，在平面图中不与开口部分op重叠的部分)。

绝缘膜pv是半导体器件(半导体芯片)cp的最上面的膜，并且可以用作表面保护膜。也就是说，绝缘膜pv是钝化膜。然而，金属膜me的一部分形成在绝缘膜pv上。焊盘pd、开口部分op和金属膜me的相应平面形状例如是四边形(更具体地，矩形)。作为绝缘膜pv，可以使用单层绝缘膜或通过将多个绝缘膜彼此层叠而形成的层叠绝缘膜。图7示出了绝缘膜pv由绝缘膜pv1和绝缘膜pv1上的绝缘膜pv2的层叠膜(层叠绝缘膜)构成的情况。绝缘膜pv1优选为氮化硅膜，绝缘膜pv2优选为氧化硅膜。

焊盘pd是主要由铝(al)形成的铝焊盘。具体而言，如图7所示，焊盘pd由层叠膜形成，包括：阻挡导体膜(阻挡导电膜)br1；在阻挡导体膜br1上的含铝(al)导电膜am1；在含al导电膜am1上的阻挡导体膜(阻挡导电膜)br2。注意，在焊盘pd的位于绝缘膜pv下方的部分中，阻挡导体膜br2形成在含al导电膜am1上，并且在焊盘pd的从绝缘膜pv的开口部分op露出的部分中，阻挡导体膜br2没有形成在含al导电膜am1上。这是因为去除了从绝缘膜pv的开口部分op露出的部分的阻挡导体膜br2。

含al导电膜am1是含有铝(al)的导电膜，并且优选地，由包含铝(al)作为主要成分(主体)的导电材料膜(但是呈现金属导电性的导电材料膜)构成。作为含al导电膜am1，可以使用铝膜(纯铝膜)；但是，不限于此，也可以使用含有铝(al)作为主要成分(主体)的化合物膜或合金膜。例如，铝(al)和硅(si)的化合物膜或合金膜，或铝(al)和铜(cu)的化合物膜或合金膜，或铝(al)、硅(si)和铜(cu)的化合物膜或合金膜可以适合用作含al导电膜am1。含al导电膜am1中的铝(al)的组成比(含有率)大于50％原子百分比(即，含al导电膜am1为富铝)，优选为98％原子百分比以上。

阻挡导体膜br1和阻挡导体膜br2都是导电膜(优选地，呈现金属导电性的导电膜)。在它们之间，阻挡导体膜br1具有增强与下层基底(例如，层间绝缘膜il8)的粘附性并防止其分层的功能。因此，期望地，阻挡导体膜br1与下方的基底(例如，层间绝缘膜il8)的粘附性和与形成在阻挡导体膜br1上的含al导电膜am1的粘附性优异。作为阻挡导体膜br1，例如，可以从底部起依次适当地使用钛(ti)膜、氮化钛(tin)膜和钛(ti)的层叠膜。此外，例如，作为阻挡导体膜br1，可以使用钛(ti)膜的单个膜、氮化钛(tin)膜的单个膜、钛(ti)膜和氮化钛(tin)膜的层叠膜等。

阻挡导体膜br2具有增强与绝缘膜pv的粘附性并防止其分层的功能。因此，期望地，阻挡导体膜br2与作为下层基底的含al导电膜am1的粘附性和与形成在阻挡导体膜br2上的绝缘膜pv的粘附性优异。此外，阻挡导体膜br2还可以在光刻工艺中用作抗反射膜。

作为阻挡导体膜br2，可以适当地使用氮化钛(tin)膜。此外，例如，钛(ti)膜、钽(ta)膜、氮化钽(tan)膜、钨(w)膜、氮化钨(wn)膜、钛钨(tiw)膜或钽钨(taw)膜可用作阻挡导体膜br2。

含al导电膜am1可以用作焊盘pd的主导体膜。含al导电膜am1的厚度大于阻挡导体膜br1和br2的相应厚度。焊盘pd主要由含al导电膜am1形成，因此可以视为铝焊盘。此外，作为另一种模式，如果不需要，可以省略阻挡导体膜br1和br2中的一者或两者。

焊盘pd通过过孔部分v7电连接到低于焊盘pd的层中的布线m6。过孔部分v7优选地形成在平面图中与焊盘pd重叠但不与开口部分op重叠的位置处。即，优选地，过孔部分v7在覆盖有绝缘膜pv的部分中被设置在焊盘pd下方。

作为另一种模式，还可以采用这样的结构，其中与焊盘pd在同一层中的布线连接到焊盘pd，并且布线通过与过孔部分v7相同的层中的过孔部分(通过嵌入在层间绝缘膜il8中的导电过孔部分)电连接到下层中的布线m6。在那种情况下，不必在焊盘pd下方设置过孔部分v7。而且，与焊盘pd形成在相同的层中并且连接到焊盘pd的布线与焊盘pd一体地形成，并且与过孔部分v7在同一层中的过孔部分仅需要布置在该布线下方。

在从绝缘膜pv的开口部分op露出的焊盘pd和围绕开口部分op的绝缘膜pv上形成金属膜(金属层)me。金属膜me一体地包括位于绝缘膜pv上的部分(即，悬置在绝缘膜pv上的部分)和位于从绝缘膜pv的开口部分op露出的焊盘pd上的部分。金属膜me的平面尺寸(平面面积)大于开口部分op的平面尺寸(平面面积)，并且开口部分op在平面图中被包括在金属膜me中。

金属膜me在进行导线键合时不是凸块电极而是基膜，并且可以用作过焊盘金属(opm)膜。因此，作为连接构件的上述导线bw键合到金属膜me，并且上述导线bw通过金属膜me电连接到焊盘pd(参见后面将提到的图10)。

在该实施例中，金属膜me形成在从绝缘膜pv的开口部分op露出的焊盘pd上，因此当对焊盘pd执行导线键合时，导线bw键合(连接)到在焊盘pd上的金属膜me。也就是说，导线bw被键合(连接)到位于从绝缘膜pv的开口部分op露出的焊盘pd上的金属膜me(金属膜me的第一部分mea)。换句话说，导线bw不直接键合(连接)到焊盘pd，而是在焊盘pd上形成金属膜me的状态下，导线bw被按压并键合(连接)到焊盘pd上的金属膜me。因此，当执行导线键合以将导线bw电连接到焊盘pd时，金属膜me介于焊盘pd和导线bw之间。

这里，位于从绝缘膜pv的开口部分op露出的焊盘pd上的金属膜me的部分将被称为第一部分mea，以及位于绝缘膜pv上的金属膜me的部分(也就是说，悬置在绝缘膜pv上的部分)将被称为第二部分meb(参见图7)。金属膜me一体地包括第一部分mea和第二部分meb。绝缘膜pv存在于金属膜me的第二部分meb下方，并且进一步，焊盘pd存在于绝缘膜pv下方。同时，在金属膜me的第一部分mea下方，不存在绝缘膜pv，但存在焊盘pd。

金属膜me的第二部分meb没有形成在整个绝缘膜pv上方，而是形成在绝缘膜pv的一部分上。位于绝缘膜pv上的金属膜me(即，金属膜me的第二部分meb)和位于从绝缘膜pv的开口部分op露出的焊盘pd上的金属膜me(即，金属膜me的第一部分mea)彼此不隔离，而是彼此连续(一体地)形成。

金属膜me与从绝缘膜pv的开口部分op露出的焊盘pd的上表面、绝缘膜pv的开口部分op的内壁(即，绝缘膜pv的侧表面)和绝缘膜pv的上表面接触。金属膜me的外周(外周侧表面)位于绝缘膜pv上。在从开口部分op露出的焊盘pd的部分中，去除含al导电膜am1上的阻挡导体膜br2，因此在绝缘膜pv的开口部分op的底部上的焊盘pd的含al导电膜am1上形成金属膜me(以便与含al导电膜am1接触)。

金属膜me是单层金属膜或通过将多个金属膜彼此层叠而形成的层叠金属膜。这里，如图7所示，金属膜me由金属膜(金属层)me1和位于金属膜me1上的金属膜(金属层)me2的层叠膜(层叠金属膜)构成。金属膜me2是镀膜(金属镀膜)，并且通过镀覆方法(更具体地，电镀方法)形成。在形成金属膜me2时，金属膜me1用作种子层(供电导体层)。金属膜me2的厚度大于金属me1的厚度，并且金属膜me主要由金属膜me2构成。

金属膜me2是在通过导线键合将导线bw电连接到焊盘pd时使上述导线bw接触并键合到的膜(最上面的膜)。当金属膜me2的表面被氧化时，变得难以将导线bw键合到金属膜me2。因此，优选地金属膜me2由难以氧化的金属制成。此外，金属膜me2优选由可以容易地键合到导线bw并且能够增加导线bw的键合强度的材料制成。此外，优选选择金属膜me2的材料，使得即使金属膜me2和导线bw彼此反应，也不会形成易腐蚀的反应物(反应产物)。考虑到这种观点，金属膜me2优选为金(au)膜。

当形成金属膜me2时，金属膜me1用作种子层。优选地，金属膜me1由增加与形成在金属膜me1上的金属膜me2的粘附性(粘合性)的材料制成。此外，优选地，金属膜me1由增加与下方的基底(这里，焊盘pd和绝缘膜pv)的粘附性(粘合性)的材料制成。此外，优选地，金属膜me1由对构成焊盘pd的铝(al)和构成金属膜me2的金属具有阻挡性的材料制成。

考虑到这样的观点，作为金属膜me1，可以适当地使用由选自钛(ti)膜、氮化钛膜(tin)膜、钽(ta)膜、氮化钛(tan)膜、钨(w)膜、氮化钨(wn)膜、钛钨(tiw)膜和钽钨(taw)膜中的一层或多层构成的单层膜或层叠膜。注意，呈现出金属导电性的金属化合物膜如上述氮化钛膜也可以被视为金属膜，并且呈现出金属导电性的金属化合物膜也可以被用作金属膜me1。然而，优选地，金属膜me1包括钛(ti)膜，并且钛(ti)膜的单层膜或钛(ti)膜和钛膜上的钯(pd)膜的层叠膜特别适合用作金属膜me1。

图8是示出根据该实施例的半导体器件(半导体芯片)cp的主要部分的平面图，并且示出了焊盘pd和金属膜me的形成区域的平面图。在上述图7的横截面图中示出的焊盘pd和金属膜me基本上对应于在图8的线a-a的位置处截取的横截面图。在图8中，焊盘pd和金属膜me用实线示出，绝缘膜pv的开口部分op用双点划线示出，导线键合区域wa和探针接触区域pa用虚线(点线)示出。而且，图9是示出在探针检查时使探针(探针针头)prb与图7中的金属膜me的探针接触区域pa接触的状态的横截面图，并且示出了与上述图7对应的横截面图。而且，图10是示出将导线(键合导线)bw键合到图7中的金属膜me的导线键合区域wa的状态的横截面图，并且示出了与上述图7对应的横截面图。以类似于上述图7的方式，同样在图9和图10中，省略了层间绝缘膜il8下方的结构的图示。此外，在上述图2和图3中的半导体器件pkg1和pkg2中，导线bw如图10所示地键合到金属膜me，但是在图10中省略了密封树脂(对应于上述密封部分mr1和mr2)的图示。

如图9所示，在探针检查步骤中，探针prb不接触焊盘pd，而是接触金属膜me。另外，如图10所示，在导线键合步骤中，上述导线bw未键合到焊盘pd，而是键合到金属膜me。

在该实施例中，将在半导体芯片(或划片之前的芯片区域)的电特性测试(探针检查)时探针(探针针头)接触的金属膜me的上表面上的区域称作探针接触区域pa。在探针检查中，探针接触金属膜me的上表面上的探针接触区域pa，并在其上形成探针标记。因此，在执行探针检查之前的阶段，探针接触区域pa也可以被认为是探针在探针检查中预定接触的区域。此外，在探针检查期间，探针接触区域pa也可以被认为是探针接触的区域。此外，在执行探针检查之后，探针接触区域pa也可以被视为形成探针标记的区域。注意，金属膜me的上表面对应于金属膜me2的上表面。

另外，在本实施例中，在上表面上键合(连接)导线(对应于上述导线bw)的金属膜me上的区域将被称为导线键合区域(导线连接区域)wa。在制造半导体封装体时的导线键合步骤(对应于上述步骤s3和s13)中，导线(bw)键合(连接)到金属膜me的上表面上的导线键合区域wa，因此在制造的半导体封装体(对应于上述半导体器件pkg)中，导线(bw)键合(连接)到金属膜me的导线键合区域wa。因此，在将导线键合到金属膜me之前的阶段，导线键合区域wa也可以被认为是导线被预定键合的区域。在将导线键合到金属膜me之后的阶段，导线键合区域wa也可以被认为是键合导线的区域。

图9示出了在探针检查时使探针prb与金属膜me接触的状态。使探针与金属膜me的上表面上的探针接触区域pa接触，由此可以进行电测试(探针检查)。而且，图10示出了导线bw电连接到金属膜me的状态，并且导线bw键合并电连接到金属膜me的上表面上的导线键合区域wa。

探针接触区域pa和导线键合区域wa在图7和图8中示出。探针接触区域pa和导线键合区域wa是彼此不同的平面区域，并且在平面图中彼此不重叠。因此，在探针检查中，探针接触金属膜me的探针接触区域pa并形成探针标记。同时，探针不接触金属膜me的导线键合区域wa，并且不形成探针标记。此外，在导线键合步骤(对应于上述步骤s3和s13)中，将导线(对应于上述导线bw)键合到金属膜ma的导线键合区域wa，但导线(对应于上述导线bw)未键合到金属膜me的探针接触区域pa。探针接触区域pa和导线键合区域wa中的每一个在平面图中被包括在金属膜me中，而且在平面图中被包括在焊盘pd中。

注意，使探针接触区域pa和导线键合区域wa成为不同的平面区域的原因如下。即，在探针检查中，将探针压靠在金属膜me的上表面上的探针接触区域pa上以执行电检查。因此，当执行探针检查时，探针标记形成在金属膜me的探针接触区域pa中。在金属膜me的上表面上，在形成探针标记的区域中平坦度被降低。因此，当在导线键合步骤中试图将导线(bw)键合到金属膜me的上表面上形成探针标记的区域时，可以理解导线的键合强度(bw)可能会减少。因此，理想地，导线(bw)被键合到金属膜me的上表面上没有形成探针标记的区域，并且为了能够实现这种配置，探针接触区域pa和导线键合区域wa在该实施例中被形成为不同的平面区域。这样，在探针检查中，探针接触金属膜me的探针接触区域pa并形成探针标记，而在导线键合步骤中，可以将引线(bw)键合到导线键合区域wa没有形成探针标记的地方。因此，由于可以增强导线(bw)的键合强度，所以可以提高导线(bw)的连接的可靠性，并且最终可以提高半导体封装体的可靠性。

在本实施例中，在平面图中，导线键合区域wa不与绝缘膜pv重叠，而是与绝缘膜pv的开口部分op重叠，并且被包括在绝缘膜pv的开口部分op中。也就是说，导线键合区域wa存在于金属膜me的第一部分mea中，并且导线bw键合到金属膜me的第一部分mea。因此，在导线键合区域wa下方，设置金属膜me和位于金属膜me下方的焊盘pd，但是没有设置绝缘膜pv，并且绝缘膜pv没有介于导线键合区域wa下方的焊盘pd和金属膜me之间。即，在平面图中，尽管整个导线键合区域wa与金属膜me和焊盘pd重叠，但导线键合区域wa不与绝缘膜pv重叠。

此外，在该实施例中，在平面图中，探针接触区域pa不与绝缘膜pv的开口部分op重叠，而是与绝缘膜pv重叠，并且被包括在绝缘膜pv中。也就是说，探针接触区域pa存在于金属膜me的第二部分meb中，并且在探针检查时探针接触金属膜me的第二部分meb，并且形成探针标记。因此，在探针接触区域pa下方，设置金属膜me、位于金属膜me下方的绝缘膜pv和位于绝缘膜pv下方的焊盘pd，并且绝缘膜pv介于金属膜me和探针接触区域pa下方的焊盘pd之间。也就是说，在平面图中，整个探针接触区域pa与金属膜me、绝缘膜pv和焊盘pd重叠。

如上所述，在本实施例中，在探针检查中，探针接触位于绝缘膜pv上的金属膜me的第二部分meb，并形成探针标记。而且，在导线键合步骤中，导线bw键合到位于从绝缘膜pv的开口部分op露出的焊盘pd上的金属膜me的第一部分mea。

图8示出了金属膜me和焊盘pd的每个平面形状是矩形的情况，其中探针接触区域pa和导线键合区域wa沿金属膜me的长边方向(图8中的横向)排列。例如，金属膜me的长边方向是与半导体器件cp的上表面基本平行的方向，并且基本上垂直于cp的上表面的一侧(即，构成半导体器件cp的上表面的外周的一侧)。此外，金属膜me的长边方向和焊盘pd的长边方向基本上彼此平行。而且，图8示出了金属膜me的平面尺寸(平面区域)略小于焊盘pd的平面尺寸(平面区域)并且金属膜me在平面图中被包括在焊盘pd中的情况。作为另一种模式，金属膜me的一部分可以在平面图中从焊盘pd突出。

下面描述尺寸的一个示例；但是，尺寸不限于此。金属膜me的长边(图8中的横向尺寸)是例如90μm至115μm且金属膜me的短边(图8中的纵向尺寸)例如是50μm到60μm。此外，焊盘pd的长边(图8中的横向尺寸)是例如105μm至130μm，且焊盘pd的短边(图8中的纵向尺寸)例如是55μm到65μm。此外，开口部分op的平面形状优选地为矩形或方形，并且每个边的长度为例如45μm至55μm。导线键合区域wa是基本为圆形的区域且直径是例如35μm至45μm，并且探针接触区域pa是基本为圆形的区域且直径是例如7μm至12μm。此外，探针接触区域pa的平面形状可以不是圆形，这取决于用于探针检查的探针的形状。

<半导体器件的制造工艺>

将参考图11至图22描述根据该实施例的半导体器件cp的制造工艺。图11至图22是示出在制造工艺中根据本实施例的半导体器件cp的主要部分的横截面图。

首先，制备由单晶硅等制成的半导体衬底(半导体晶片)sb，然后通过使用已知的半导体制造技术在半导体衬底sb上形成诸如misfet的半导体元件。例如，如图11所示，通过使用浅沟槽隔离(sti)方法在半导体衬底sb中形成元件隔离区域st，通过使用离子注入方法在半导体衬底sb中形成阱区域(未示出)，在半导体衬底sb(阱区)上形成栅极电极ge且在它们之间插入有栅极绝缘膜，并且通过使用离子注入方法在半导体衬底sb(阱区域)中形成源极/漏极区域sd。以这种方式，misfet1被形成在半导体衬底sb上。

接下来，如图12所示，在半导体衬底sb上形成层间绝缘膜il1以覆盖misfet1，通过使用光刻技术和干法刻蚀技术在层间绝缘膜il1中形成接触孔，并且在接触孔中嵌入导电膜，由此形成插塞v1。

接下来，如图13所示，在其中嵌入插塞v1的层间绝缘膜il1上形成层间绝缘膜il2，然后通过使用单镶嵌技术将布线m1嵌入层间绝缘膜il2中。之后，在其中嵌入布线m1的层间绝缘膜il2上形成层间绝缘膜il3，然后通过使用双镶嵌技术将布线m2和过孔部分v2嵌入层间绝缘膜il3中。之后，在其中嵌入布线m2的层间绝缘膜il3上形成层间绝缘膜il4，然后通过使用双镶嵌技术将布线m3和过孔部分v3嵌入层间绝缘膜il4中。之后，在其中嵌入布线m3的层间绝缘膜il4上形成层间绝缘膜il5，然后通过使用双镶嵌技术将布线m4和过孔部分v4嵌入层间绝缘膜il5中。之后，在其中嵌入布线m4的层间绝缘膜il5上形成层间绝缘膜il6，然后通过使用双镶嵌技术将布线m5和过孔部分v5嵌入层间绝缘膜il6中。之后，在其中嵌入布线m5的层间绝缘膜il6上形成层间绝缘膜il7，然后通过使用双镶嵌技术将布线m6和过孔部分v6嵌入层间绝缘膜il7中。之后，在其中嵌入布线m6的层间绝缘膜il7上形成层间绝缘膜il8。层间绝缘膜il7和il8的相应厚度大于层间绝缘膜il2、il3、il4、il5和il6的相应厚度。

接下来，通过使用光刻技术和刻蚀技术在层间绝缘膜il8中形成开口部分sh。当在层间绝缘膜il8中形成开口部分sh时，布线m6的上表面在开口部分sh的底部上露出。

接下来，在层间绝缘膜il8上形成用于过孔部分v7的导电膜以填充开口部分sh，然后通过使用化学机械抛光(cmp)方法、回刻蚀方法等去除开口部分sh外部的导电膜(用于过孔部分v7的导电膜)，并且导电膜(用于过孔部分v7的导电膜)留在开口部分sh中。以这种方式，可以形成由嵌入在开口部分sh中的导电膜构成的过孔部分v7。

作为层间绝缘膜il2至il8，例如，可以使用氧化硅膜；然而，低介电常数膜(低k膜)也是可用的。这里，低介电常数膜是指相对介电常数低于氧化硅(sio2)的相对介电常数(＝3.8至4.3)的绝缘膜，特别是指相对介电常数低于3.3的绝缘膜。

接下来，如图14所示，在其中嵌入过孔部分v7的层间绝缘膜il8上依次形成阻挡导体膜br1、含al导电膜am1和阻挡导体膜br2，由此形成阻挡导体膜br1、位于阻挡导体膜br1上的含al导电膜am1和位于含al导电膜am1上的阻挡导体膜br2的层叠膜sm。阻挡导体膜br1、含al导电膜am1和阻挡导体膜br2中的每一个可以通过使用溅射方法等形成。注意，在图14中和在后面将要提到的图15至图22中，为了简化附图，省略了对层间绝缘膜il8下方的结构的图示。

接下来，如图15所示，通过使用光刻技术和刻蚀技术将层叠膜sm图案化，由此形成焊盘pd。即，通过使用光刻技术在层叠膜sm上形成光致抗蚀剂图案(未示出)，然后使用光致抗蚀剂图案作为刻蚀掩模来刻蚀层叠膜sm，由此图案化层叠膜sm，并且形成由图案化的层叠膜sm构成的焊盘pd。之后，去除光致抗蚀剂图案，并且图15显示了这个阶段。在此阶段，整个焊盘pd由阻挡导体膜br1、位于阻挡导体膜br1上的含al导电膜am1和位于含al导电膜am1上的阻挡导体膜br2的层叠膜构成。注意，当图案化层叠膜sm时，不仅可以形成焊盘pd而且可以形成与焊盘pd在同一层中的布线，并且在这种情况下，与焊盘pd在同一层中的布线被形成在层间绝缘膜il8上。

此外，这里示出并描述了彼此分开地形成过孔部分v7和焊盘pd的情况；然而，作为另一种模式，还可以与焊盘pd一体地形成过孔部分v7。在这种情况下，在未形成过孔部分v7的状态下，在包括开口部分sh的内部的层间绝缘膜il8上形成层叠膜sm，然后通过使用光刻技术和刻蚀技术将层叠膜sm图案化，由此形成焊盘pd。这样，焊盘pd和由图案化的层叠膜sm构成的过孔部分v7彼此一体地形成。

接下来，如图16所示，在层间绝缘膜il8上形成绝缘膜pv，以覆盖焊盘pd。作为绝缘膜pv，可以使用单层绝缘膜或通过将多个绝缘膜彼此层叠而形成的层叠绝缘膜。例如，氧化硅膜或氮化硅膜或它们的层叠膜可被用作绝缘膜pv。此外，作为绝缘膜pv，也可以使用由聚酰亚胺树脂等制成的树脂膜(即，有机绝缘膜)。图16示出了绝缘膜pv由绝缘膜pv1和绝缘膜pv1上的绝缘膜pv2的层叠膜(层叠绝缘膜)构成的情况。绝缘膜pv1优选为氮化硅膜，绝缘膜pv2优选为氧化硅膜。

接下来，如图17所示，开口部分op形成在绝缘膜pv中。例如，通过使用光刻技术在绝缘膜pv上形成光致抗蚀剂图案(未示出)，然后使用光致抗蚀剂图案作为刻蚀掩模来刻蚀绝缘膜pv，由此可以在绝缘膜pv中形成开口部分op。之后，去除光致抗蚀剂图案，并且图17示出了这个阶段。在平面图中，绝缘膜pv的开口部分op被包括在焊盘pd中。

在绝缘膜pv中形成开口部分op的刻蚀步骤中，通过刻蚀绝缘膜pv来在绝缘膜pv中形成开口部分op，以从开口部分op露出焊盘pd的阻挡导体膜br2，并且然后通过刻蚀来去除从开口部分op露出的阻挡导体膜br2，从而可以从开口部分op露出焊盘pd的含al导电膜am1。也就是说，在平面图中与开口部分op重叠的区域中，不仅绝缘膜pv而且构成焊盘pd的阻挡导体膜br2也被刻蚀和去除，因此，构成焊盘pd的含al导电膜am1的上表面被露出。同时，即使在形成开口部分op之后，在被绝缘膜pv覆盖的区域中，阻挡导体膜br2仍保留而没有被去除。

接下来，如图18所示，金属膜me1形成在包括开口部分op的侧壁和从开口部分op露出的焊盘pd的表面(即，含al导电膜am1)的绝缘膜pv上。金属膜me1由上述材料制成，例如，钛(ti)单层膜或钛(ti)膜和位于钛膜上的钯(pd)膜的层叠膜可以适当地用作金属膜me1。金属膜me1可以通过使用例如化学镀覆方法或溅射方法形成。当形成金属膜me1时，从开口部分op露出的焊盘pd的上表面被金属膜me1覆盖，并与金属膜me1接触。

接下来，如图19所示，通过使用光刻技术在金属膜me1上形成光致抗蚀剂层(光致抗蚀剂图案)rp1。光致抗蚀剂层rp1在预定形成金属膜me的区域中具有开口部分op1。

光致抗蚀剂层rp1的开口部分op1的平面尺寸(平面区域)大于绝缘膜pv的开口部分op的平面尺寸(平面区域)，并且光致抗蚀剂层rp1的开口部分op1在平面图中被包括在绝缘膜pv的开口部分op中。因此，绝缘膜pv的开口部分op的侧壁(内壁)在平面图中位于光致抗蚀剂层rp1的开口部分op1内，并且不仅金属膜me1的位于焊盘pd上的部分而且金属膜me1的位于绝缘膜pv上的部分也从光致抗蚀剂层rp1的开口部分op1露出。

接下来，如图20所示，通过使用镀覆方法，在从光致抗蚀剂层rp1的开口部分op1露出的金属膜me1上形成金属膜me2。因此，金属膜me2是镀层。优选使用电镀方法作为用于形成金属膜me2的镀覆方法。当通过电镀方法形成金属膜me2时，金属膜me1可以用作种子层(供电导体层)。由于通过电镀方法形成金属膜me2，所以金属膜me2被选择性地形成在从光致抗蚀剂层rp1的开口部分op1露出的金属膜me1的部分上。因此，金属膜me2选择性地形成在光致抗蚀剂层rp1的开口部分op1中。金属膜me2由上述材料制成，并且金(au)膜可以适当地用作金属膜me2。

接下来，如图21所示，去除光致抗蚀剂层rp1。此后，如图22所示，通过刻蚀等去除金属膜me1的未被金属膜me2覆盖而露出的部分。以这种方式，去除金属膜me1的未被金属膜me2覆盖而露出的部分；然而，金属膜me1的被金属膜me2覆盖的部分，即位于金属膜me2下方的金属膜me1的部分保留而没有被去除。

以这种方式，如图22所示，可以形成金属膜me。金属膜me由金属膜me2和金属膜me2下方的金属膜me1形成。由于金属膜me1的厚度小于金属膜me2的厚度，因此金属膜me主要由金属膜me2形成。

此外，这里已经描述了在光致抗蚀剂层rp1的开口部分op1中选择性地形成金属膜me2的情况。作为另一种方式，在形成金属膜me1之后，在金属膜me1的整个上表面上形成金属膜me2而不形成光致抗蚀剂层rp1，并且之后，通过使用光刻技术和刻蚀技术将金属膜me1和金属膜me2的层叠膜图案化，由此可以形成金属膜me。

如上所述，对半导体衬底sb实施晶片工艺，如图11至图22所示。晶片工艺也称为预处理。这里，晶片工艺通常是指以下的工艺：在半导体晶片(半导体衬底sb)的主表面上形成各种元件(misfet等)布线层(这里，布线m1至m6)和焊盘电极(这里，焊盘pd)，形成表面保护膜(这里是绝缘膜pv)，然后实现利用探针等能够对形成在半导体晶片上的多个芯片区域中的每一个芯片区域进行电测试的状态。半导体晶片的每个芯片区域对应于在半导体晶片中从其获得一个半导体芯片(这里，半导体器件cp)的区域。

接下来，使用连接到焊盘pd的金属膜me执行探针检查(探针测试、晶片测试)，由此执行半导体晶片(半导体衬底sb)的每个芯片区域的电测试。具体地，在半导体晶片(半导体衬底sb)的每个芯片区域中，如上述图9所示，用于检查(测试)的探针prb压靠金属膜me的探针接触区域pa，以执行每个芯片区域的电检查(电测试)。换句话说，探针prb不与焊盘pd直接接触，但是探针prb与金属膜me(探针接触区域pa)接触，使得探针prb通过金属膜me电连接到焊盘pd并且执行每个芯片区域的电检查(电测试)。基于该探针检查的结果，可以确定半导体晶片(半导体衬底sb)的每个芯片区域是可接受的还是有缺陷的，或者备选地，将探针检查的测量结果的数据反馈给每个制造步骤，由此可以提高半导体器件的成品率和可靠性。注意，半导体晶片的每个芯片区域对应于半导体晶片中的从其获得一个半导体芯片(对应于半导体器件cp的半导体芯片)的区域。

之后，根据需要对半导体衬底sb的背表面进行研磨或抛光，以减小半导体衬底sb的厚度(背研磨步骤)，并且然后，将半导体衬底sb与半导体衬底sb上的层叠结构一起划片(切割)(划片步骤)。此时，通过划片刀片(未示出)沿着划线区域划片(切割)半导体衬底sb和半导体衬底sb上的层叠结构。以这种方式，半导体衬底sb和半导体衬底sb上的层叠结构被分割(单个化)成多个半导体芯片。

以这种方式，可以制造半导体器件(半导体芯片)cp。

<检查示例>

将参考图23至图26给出根据本发明的发明人检查的检查示例的半导体器件(半导体芯片)cp100的描述。图23是示出根据本发明的发明人检查的检查示例的半导体器件cp100的主要部分的横截面图，并且对应于本实施例的上述图7。而且，图24是示出在探针检查时探针prb与图23中的金属膜me100的探针接触区域pa100接触的状态的横截面图，并且对应于上述图9。此外，图25是示出导线bw与图23中的金属膜me100的导线键合区域wa100键合的状态的横截面图，并且对应于上述图10。以类似于上述图7、图9和图10的方式，在图23至图25中也省略了层间绝缘膜il8下方的结构的图示。而且，图26是示出根据检查示例的半导体器件cp100的主要部分的平面图，并且对应于上述图8。在图23至图25的横截面图中示出的焊盘pd100和金属膜me100基本上对应于在图26的线b-b的位置处截取的横截面图。

在根据检查示例的半导体器件cp100中，尽管与上述焊盘pd对应的焊盘pd100的平面尺寸(平面面积)基本上等于上述焊盘pd的平面尺寸(平面面积)，但是露出焊盘pd100的绝缘膜pv100的开口部分op100的平面尺寸显著大于上述绝缘膜pv的上述开口部分op的平面尺寸，并且大部分焊盘pd100从绝缘膜pv100的开口部分op100露出。绝缘膜pv100对应于绝缘膜pv，并且由例如对应于上述绝缘膜pv1的绝缘膜pv101和对应于上述绝缘膜pv2的绝缘膜pv102的层叠膜构成。

在根据检查示例的半导体器件cp100中，对应于上述金属膜me的金属膜me100形成在从绝缘膜pv100的开口部分op100露出的焊盘pd100上。金属膜me100由对应于上述金属膜me1的金属膜me101和形成在金属膜me101上并对应于上述金属膜me2的金属膜me102的层叠膜构成。在开口部分op100周围，金属膜me100稍微悬置在绝缘膜pv100上；然而，金属膜me100位于绝缘膜pv100上的部分的平面尺寸远小于上述金属膜me位于绝缘膜pv上的部分的平面尺寸。

在根据本实施例的半导体器件cp中，如上所述，导线键合区域wa包括在绝缘膜pv的开口部分op中，并且探针接触区域pa不与绝缘膜pv的开口部分op重叠，但是与绝缘膜pv重叠。即，在根据上述实施例的半导体器件cp中，如上述图10所示，导线bw键合到位于从绝缘膜pv的开口部分op露出的焊盘pd上的金属膜me的部分，并且探针prb在探针检查时接触位于绝缘膜pv上的金属膜me的部分，并且如上述图9所示在其上形成探针标记。

与根据上述实施例的半导体器件cp不同，在根据检查示例的半导体器件cp100中，对应于上述导线键合区域wa的导线键合区域wa100和对应于上述探针接触区域pa的探针接触区域pa100都被包括在绝缘膜pv100的开口部分op100中。

即，在根据检查示例的半导体器件cp100的情况下，如图24所示，探针prb在探针检查步骤中接触位于从绝缘膜pv100的开口部分op100露出的焊盘pd100上的金属膜me100的部分，并形成探针标记。此外，在根据检查示例的半导体器件cp100的情况下，如图25所示，在导线键合步骤中，将导线bw键合到位于从绝缘膜pv100的开口部分op100露出的焊盘pd100上的金属膜me100的部分。

作为本发明的发明人的研究结果，已经发现在图23至图26中的检查示例的情况下会出现以下问题。

也就是说，由于探针prb在探针检查步骤中被压靠在金属膜me和me100的探针接触区域pa和pa100，该探针prb对金属膜me和me100的探针接触区域pa和pa100施加较强的外力(压力)。在根据检查示例的半导体器件cp100的情况下，施加到金属膜me100的探针接触区域pa100的外力(压力)从金属膜me100传递到位于其下方的焊盘pd100，导致担心焊盘pd100可能变形。此外，外力(压力)也传递到位于焊盘pd100下方的绝缘膜(这里，绝缘膜il8)，也导致担心对位于焊盘pd100下方的绝缘膜产生不利影响。例如，可以理解的是，在位于焊盘pd100下方的绝缘膜(层间绝缘膜il8)中可能出现裂缝。当在位于焊盘pd100下方的绝缘膜(层间绝缘膜il8)中出现裂缝时，关注最初彼此绝缘的焊盘pd100和布线m6之间的导通。因此，可以理解的是，半导体器件的可靠性可能降低(在彼此绝缘的相应布线层之间也需要防止由裂缝引起的导通)。此外，可以理解的是，湿气可能从裂缝进入以降低半导体器件的可靠性。此外，可以理解的是，在制造了半导体封装体之后，由于热应力，焊盘pd100可能从作为起点的裂缝脱离，从而降低了半导体器件的可靠性。此外，可以理解的是，焊盘pd100的变形可能导致半导体器件的可靠性的降低。

因此，为了提高半导体器件的可靠性，期望在探针检查时即使探针与连接到焊盘的金属膜接触，也能防止焊盘和位于焊盘下方的绝缘膜受到不利影响。

<主要特征和效果>

根据本实施例的半导体器件cp包括：半导体衬底sb；形成在半导体衬底sb上的层间绝缘膜il8(第一层间绝缘膜)；形成在层间绝缘膜il8上的焊盘pd；形成在层间绝缘膜il8上以覆盖焊盘pd的绝缘膜pv(第二绝缘膜)；以及，形成在绝缘膜pv中并露出焊盘pd的一部分的开口部分op。根据本实施例的半导体器件cp还包括金属膜me，金属膜me形成在从开口部分op露出的焊盘pd上和绝缘膜pv上并且电连接到焊盘pd。金属膜me一体地包括位于从开口部分op露出的焊盘pd上的第一部分mea和位于绝缘膜pv上的第二部分meb。

本实施例的主要特征之一是金属膜me的上表面具有用于将导线键合到金属膜me的导线键合区域wa(第一区域)和用于使探针与金属膜me接触的探针接触区域pa(第二区域)，导线键合区域wa位于金属膜me的第一部分mea上并且探针接触区域pa位于金属膜me的第二部分meb上。以这种方式，可以抑制或防止在探针检查时从探针施加到金属膜me的探针接触区域pa的外力(压力)对焊盘pd和位于焊盘pd下方的绝缘膜产生不利影响，并且可以提高半导体器件的可靠性。这将在下文中具体描述。

在上述图23至图26中的检查示例的情况下，不仅导线键合区域wa100而且探针接触区域pa100都位于从开口部分op100露出的焊盘pd100上的金属膜me100上。因此，在探针检查时从探针prb施加到金属膜me100的探针接触区域pa100的外力(压力)容易从金属膜me100传递到位于其下方的焊盘pd100，并且，也容易传递到焊盘pd100下方的绝缘膜。因此，可以理解外力(压力)可能对焊盘pd100和焊盘pd100下方的绝缘膜产生不利影响。

相比之下，在本实施例中，金属膜me一体地包括位于从绝缘膜pv的开口部分op露出的焊盘pd上的第一部分mea和位于绝缘膜pv上的第二部分meb，并且探针接触区域pa位于金属膜me的第二部分meb上。因此，在探针接触区域pa下方，依次存在金属膜me、绝缘膜pv、焊盘pd和层间绝缘膜il8，并且绝缘膜pv介于焊盘pd和在探针接触区域pa下方的金属膜me之间。因此，在探针检查时从探针prb施加到金属膜me的探针接触区域pa的外力(压力)从金属膜me传递到位于其下方的绝缘膜pv，但是在通过该绝缘膜pv在一定程度上缓冲或阻挡后被传递到焊盘pd。传递到位于探针接触区域pa下方的焊盘pd的外力(压力)减少了被绝缘膜pv缓冲或阻挡的量，并且传递到位于焊盘pd下方的绝缘膜(这里，层间绝缘膜il8)的外力(压力)被进一步减小。

也就是说，如果假设在探针检查时从探针prb施加到金属膜me和me100的探针接触区域pa和pa100的外力(压力)在本实施例和在上述检查示例之间彼此相同，则与检查例相比，在本实施例中传递到焊盘和位于其下方的层间绝缘膜il8的外力(压力)减小，因为外力(压力)在本实施例中被绝缘膜pv缓冲或阻挡。

因此，在本实施例中，可以抑制或防止在探针检查时从探针prb施加到金属膜me的探针接触区域pa的外力(压力)对焊盘pd和焊盘pd下方的绝缘膜产生不利影响。例如，可以抑制或防止焊盘pd的变形，并且可以抑制或防止在焊盘pd下方的绝缘膜(层间绝缘膜il8)中出现裂缝。因此，可以提高半导体器件的可靠性。

此外，在上述检查示例中，还可以想到加厚焊盘pd100和金属膜me100，以防止在探针检查时来自探针prb的外力(压力)对位于焊盘pd100下方的层间绝缘膜il8产生不利影响。如果焊盘pd100和金属膜me100变厚，则在探针检查时从探针prb施加到金属膜me100的探针接触区域pa100的外力(压力)可能被金属膜me100和焊盘pd100缓冲，并且因此，外力(压力)变得难以传递到位于焊盘pd100下方的层间绝缘膜il8。

然而，通过在上述检查示例中加厚焊盘pd100，在制造半导体封装体时的模制步骤(对应于上述步骤s4和s14)中，焊盘pd100变得易于在密封树脂的固化阶段(冷却阶段)变形，并且由于焊盘pd100的变形在绝缘膜pv100中易于发生裂缝。因此，在上述检查示例中加厚焊盘pd100是非常不可取的。

此外，可以理解的是，通过在上述检查示例中增厚金属膜me100，可以增加金属膜me100的厚度的波动(与设计值的偏差)。然而，由于需要根据连接导线bw的金属膜me100的厚度来设定导线键合步骤的条件，因此希望金属膜me100的厚度尽可能地不偏离设计值。此外，可以理解的是，增厚金属膜me100导致半导体器件的制造成本增加，并且增厚金属膜me100极大地影响制造成本的增加，特别是当金属膜me100包含诸如金膜的贵金属膜时。因此，在上述检查示例中加厚金属膜me100是非常不可取的。

相比之下，在本实施例中，绝缘膜pv介于金属膜me和探针接触区pa下方的焊盘pd之间。因此，与上述检查示例相比，在本实施例中，从金属膜me的上表面上的探针接触区域pa到焊盘pd下方的层间绝缘膜il8的上表面的距离可以增加绝缘膜pv的厚度的量。换句话说，在本实施例中，即使焊盘pd和金属膜me没有变厚，由于允许绝缘膜pv存在于探针接触区域pa下方，因此当探针prb压靠在金属膜me的探针接触区域pa上时可以增加探针prb尖端到位于焊盘pd下方的层间绝缘膜il8的上表面的距离。这样，即使焊盘pd和金属膜me没有变厚，在探针检查时从探针prb施加到金属膜me的探针接触区域pa的外力(压力)也不太可能被传输到位于焊盘pd下方的层间绝缘膜il8。因此，可以抑制或防止位于焊盘pd下方的层间绝缘膜il8受到不利影响。因此，可以防止在探针检查时在位于焊盘pd下方的层间绝缘膜il8中出现裂缝等，同时可以避免在焊盘pd和金属膜me增厚太多时可能发生的上述不利影响。

此外，在本实施例中，导线键合区域wa不位于绝缘膜pv上的金属膜me的第二部分meb上，而是位于从绝缘膜pv的开口部分op露出的焊盘pd上的金属膜me的第一部分mea上。与本实施例不同，当导线bw键合到位于绝缘膜pv上的金属膜me的第二部分meb时，绝缘膜pv介于金属膜me和导线bw下方的焊盘pd之间。因此，从导线bw到焊盘pd的导电路径被延长，并且导线bw和焊盘pd之间的电阻(电阻)增加。相比之下，在本实施例中，导线被键合到位于从绝缘膜pv的开口部分op露出的焊盘pd上的金属膜me的第一部分mea。因此，可以缩短从导线bw到焊盘pd的导电路径，并且可以抑制导线bw和焊盘pd之间的电阻(电阻)。因此，可以提高半导体器件的性能。

同时，在本实施例中，由于在探针检查时探针prb与位于绝缘膜pv上的金属膜me上的第二部分meb接触，因此从探针prb到焊盘pd的电阻增加。然而，这种增加不会影响半导体器件cp的实际使用，因此，不会将其视为问题。当实际使用制造的半导体器件cp时，绝缘膜pv上的第二部分meb不需要用作信号的传导路径，并且金属膜me的第一部分mea用作信号的传导路径，即导线bw和焊盘pd之间的传导路径。

如上所述，在本实施例中，金属膜me形成在从绝缘膜pv的开口部分op露出的焊盘pd上和绝缘膜pv上，并且在探针检查中探针prb与位于绝缘膜pv上的该金属膜me的第二部分meb接触，并且在导线键合步骤中导线bw键合到位于从开口部分op露出的焊盘pd上的第一部分mea。以这种方式，导线bw和焊盘pd可以通过具有低电阻的金属膜me彼此电连接，此外，可以防止在探针检查时来自探针prb的外力(压力)不利地影响焊盘pd和位于焊盘pd下方的层间绝缘膜il8。

此外，与根据上述检查示例的半导体器件cp100的制造工艺相比，根据本实施例的半导体器件cp的制造工艺不需要增加制造步骤的数量。因此，可以抑制半导体器件的制造步骤的数目，并且可以抑制半导体器件的制造成本。

此外，存在于金属膜me下方的绝缘膜pv具有抑制或阻止外力(压力)的传递的功能，该外力在探针检查时从探针prb施加到金属膜me的探针接触区域pa、焊盘pd和位于焊盘pd下方的层间绝缘膜il8，所述功能的大小可根据绝缘膜pv的材料而改变。因此，更优选的是选择绝缘膜pv的材料以增加该功能，并且从该观点出发，绝缘膜pv优选包括硬材料膜。

因此，绝缘膜pv优选包括无机绝缘膜，即，优选为无机绝缘膜的单层膜或无机绝缘膜的层叠膜。换句话说，优选绝缘膜pv是无机绝缘膜或包括无机绝缘膜的层叠膜。由于无机绝缘膜是相对硬材料膜，因此无机绝缘膜具有抑制或阻止外力(压力)传递的较大功能。当绝缘膜pv包括无机绝缘膜时，可以更精确地抑制在探针检查时从探针prb施加到金属膜me的探针接触区域pa的外力(压力)被传递到焊盘pd和位于焊盘pd下方的层间绝缘膜il8，并且可以更精确地抑制或防止焊盘pd的变形和位于焊盘pd下方的层间绝缘膜il8出现裂缝。

此外，在这些无机绝缘膜中，氮化硅膜特别坚硬，因此，具有抑制或阻止外力(压力)传递的特别大的功能。因此，绝缘膜pv更优选包括氮化硅膜，即，更优选为包括氮化硅膜的单层膜或层叠膜。换句话说，更优选的是，绝缘膜pv是氮化硅膜或包括氮化硅膜的层叠膜。当绝缘膜pv包括氮化硅膜时，可以进一步精确地抑制在探针检查时从探针prb施加到金属膜me的探针接触区域pa的外力(压力)被传递到焊盘pd和位于焊盘pd下方的层间绝缘膜il8，并且可以进一步精确地抑制或防止焊盘pd的变形和在位于焊盘pd下方的层间绝缘膜il8出现裂缝。

作为绝缘膜pv，可以特别适合使用氮化硅膜和位于氮化硅膜上的氧化硅膜的层叠膜。在这种情况下，如图7所示，绝缘膜pv通过由氮化硅膜制成的绝缘膜pv1和形成在绝缘膜pv1上并由氧化硅膜制成的绝缘膜pv2的层叠膜构成。以这种方式，可以增强作为钝化膜的绝缘膜pv的功能，并且进一步增强以下的效果：抑制在探针检查时从探针prb施加到金属膜me的探针接触区域pa的外力(压力)传递到焊盘pd和焊盘pd下方的层间绝缘膜il8。

而且，在该实施例中，还可以获得以下效果。

图27是示出根据本实施例的半导体器件cp的主要部分的平面图，并且示出金属膜me的平面图。而且，图28是示出根据检查示例的半导体器件cp100的主要部分的平面图，并且示出了金属膜me100的平面图。在图27和图28中，金属膜me和me100以及凹陷kb和kb100中的每一个用实线示出，绝缘膜pv和pv100的每个开口部分op和op100由双点划线示出，导线键合区域wa和wa100以及探针接触区域pa和pa100中的每个由虚线(点线)示出，并且省略了焊盘pd和pd100的图示。在图27中，由附图标记kb示出的实线是金属膜me中的凹陷kb的侧壁的位置，并且在图28中，由附图标记kb100示出的实线是金属膜me100中的凹陷kb100的侧壁的位置。

在上述检查示例的情况下，导线键合区域wa100和探针接触区域pa100在平面图中被包括在开口部分op100中。即，在金属膜me100中，存在由绝缘膜pv100的开口部分op100形成的凹陷(凹陷部分，凹入部分)kb100(参见图23和图28)。此外，导线键合区域wa100和探针接触区域pa100存在于金属膜me100中的凹陷kb100的底表面上，探针prb在探针检查时与凹陷kb100的底表面接触，并且在导线键合时导线bw键合到凹陷kb100的底表面上。

但是，从图23和图28中可以看出，凹陷kb100的平面尺寸变得比绝缘膜pv的开口部分op100的平面尺寸小了大约金属膜me100的厚度的量。此外，在金属膜me100的上表面上，凹陷kb100的侧壁附近的区域(即，金属膜me100的台阶差部分)是难以与探针prb接触的区域，因此，探针接触区域pa100需要在一定程度上与凹陷kb100的侧壁分离。因此，在检查示例的情况下，当试图确保凹陷kb100的平面尺寸使得导线键合区域wa100和探针接触区域pa100都可以被布置在其中时，开口部分的平面尺寸op100变得相当大，结果金属膜me100的平面尺寸也变得相当大。可以理解，这可能导致半导体器件cp100的平面尺寸的增加。

相比之下，在本实施例中，由绝缘膜pv的开口部分op形成的凹陷(凹陷部分，凹入部分)kb存在于金属膜me的第一部分mea中，导线键合区域wa存在于凹陷kb的底表面上，并且在导线键合时导线bw键合到凹陷kb的底表面(参见图7、图10和图27)。同时，金属膜me的第二部分meb位于绝缘膜pv上，并且由绝缘膜pv的开口部分op引起的凹陷未形成在金属膜me的第二部分meb中。因此，金属膜me的第二部分meb的上表面变得基本平坦，并且变得容易设置探针接触区域pa。从另一个观点来看，可以将探针接触区域pa设置在金属膜me的第二部分meb的上表面上的任何区域中。换句话说，即使金属膜me的第二部分meb的平面尺寸(平面区域)没有大幅增加，也可以在金属膜me的第二部分meb的上表面上精确地确保探针接触区域pa。

因此，当将上述检查示例(图28)的情况和本实施例的情况(图27)相互比较时，如果假设金属膜me和me100的平面尺寸彼此相同，则在本实施例的情况下(图27)其中可以设置探针接触区域pa的金属膜me的平面区域(平坦区域)的尺寸大于在上述检查示例的情况下(图28)其中可以设置探针接触区域pa100的金属膜me100的平面区域(平坦区域)的尺寸。注意，在图27和图28中，金属膜me和me100的其中可以设置探针接触区域pa和pa100的平面区域(平坦区域)用点阴影示出。因此，在本实施例中执行探针检查变得比在上述检查示例中更容易。从另一个观点来看，与根据上述检查示例的金属膜me100相比，根据本实施例的金属膜me可以更多地减小整个平面尺寸(即，金属膜的平面尺寸)，同时能够更适当地实现探针检查和导线键合。因此，本实施例在半导体器件(半导体芯片)的小型化(面积减小)方面比上述检查示例更有利。

接下来，将描述焊盘pd、绝缘膜pv和金属膜me每个的厚度。

当焊盘pd变厚时，在制造半导体封装体时，焊盘pd在模制步骤(对应于上述步骤s4和s14)中的密封树脂的固化阶段(冷却阶段)变得易于变形，并且由于焊盘pd的变形在绝缘膜pv中变得容易出现裂缝。因此，希望焊盘pd不应过厚。同时，绝缘膜pv具有抑制或阻挡由探针prb产生的外力(压力)的传递的功能，并且随着绝缘膜pv变厚，该功能的作用增加。因此，希望绝缘膜pv在某种程度上增厚。因此，优选地，绝缘膜pv的厚度t1大于焊盘pd的厚度t2(即，t1>t2)。以这种方式，在制造半导体封装体时抑制或防止在模制步骤中焊盘pd的变形(对应于上述步骤s4和s14)，同时可以增强防止在探针检查时来自探针prb的外力(压力)对焊盘pd和位于焊盘pd下方的层间绝缘膜il8产生不利影响的效果。

同时，如果金属膜me变薄太多，则难以将导线bw键合到其上，并且当金属膜me具有一定厚度时，导线bw可能很好地键合到金属膜me。因此，优选地，金属膜me的厚度t3大于焊盘pd的厚度t2(即，t3>t2)。以这种方式，在制造半导体封装体时，导线bw可以很好地键合到金属膜me，同时抑制或防止焊盘pd在模制步骤(对应于上述步骤s4和s14)中的变形。

注意，绝缘膜pv的厚度t1(参考图7)对应于由金属膜me和焊盘pd夹着的部分中的绝缘膜pv的厚度。此外，焊盘pd的厚度t2(参考图7)对应于被绝缘膜pv覆盖的部分中的焊盘pd的厚度。此外，金属膜me的厚度t3(参考图7)对应于在位于绝缘膜pv上的部分中的第二部分meb的厚度。

图29和图30是示出研究由探针检查在焊盘下方的层间绝缘膜上造成的损伤的结果的表。图29示出了在采用根据本实施例的结构(图7)的情况下，在将探针反复压靠到金属膜me的探针接触区域pa之后，研究在位于焊盘pd下方的绝缘膜上是否发生一些损伤的结果。而且，图30示出了在采用根据上述检查示例的结构(图23)的情况下，在探针反复压靠到金属膜me100的探针接触区域pa100之后，研究在位于焊盘pd100下方的绝缘膜上是否发生一些损伤的结果。将探针压靠在金属膜me和me100上的力的大小在图29和图30的每个表中被列为“触探压力”。此外，探针被压靠在金属膜me和me100上的次数在图29和图30的每个表中列为“接触次数”。样品数设置为50(n＝50)。此外，在50个样品中未发现在位于焊盘下方的绝缘膜中发生损坏(裂缝等)情况的样品用圆圈标记“○”示出。此外，在50个样品中发现在位于焊盘下方的绝缘膜中发生损坏(裂缝等)情况的一个或多个样品用交叉标记(×)示出。

如图30所示，当采用根据上述检查示例的结构(图23)时，如果探针的触探压力增加，即，如果从探针施加到金属膜me100的外力增加，则在位于焊盘pd100下方的绝缘膜上易于发生损坏。此外，当探针压靠在金属膜me100上的次数(接触次数)增加时，在位于焊盘pd100下方的绝缘膜上易于发生损坏。

相比之下，当采用根据本实施例的结构(图7)时，即使探针的触探压力增加并且探针压靠金属膜me的次数(接触的次数)增加，在位于焊盘pd下方的绝缘膜上也几乎不会发生损坏，如图29所示。可以想到，这是因为存在于金属膜me下方的绝缘膜pv抑制或阻挡了从探针施加到金属膜me的探针接触区域pa的外力(压力)被传递到绝缘膜pv下方的区域。因此，通过采用根据本实施例的结构(图7)，可以防止在探针检查中在位于焊盘pd下方的绝缘膜上发生缺陷。

<修改示例>

图31是示出根据本实施例的半导体器件cp的修改示例的主要部分的横截面图，并且是与上述图7对应的横截面图。而且，图32是示出在探针检查时探针prb与图31中的金属膜me的探针接触区域pa接触的状态的横截面图，并且对应于上述图9。此外，图33是示出将导线bw键合到图33中的金属膜me的导线键合区域wa的状态的横截面图，并且对应于上述图10。以类似于图7的方式，参照图9和图10，在图31至图33中也省略了层间绝缘膜il8下方的结构的图示。而且，与上述图10类似，在图33中也省略了密封树脂的图示。

图31中的修改示例与上述图7中的实施例的不同在于金属膜me的膜结构。在图31中的修改示例的情况下，构成金属膜me的金属膜me1和me2中的金属膜me2由镍(ni)膜me2a和位于镍膜me2a上的金(au)膜me2b的层叠膜构成。在这种情况下，金属膜me由金属膜me1、位于金属膜me1上的镍膜me2a和位于镍膜me2a上的金膜me2b构成，并且最上层的金属膜me是金膜me2b。换句话说，金属膜me由包括镍膜me2a和位于镍膜me2a上的金膜me2b的层叠膜构成，该层叠膜的最上层是金膜me2b。镍膜me2a和金膜me2b中的每一个通过镀覆方法形成，并且是镀膜(电镀膜)。在这种情况下，例如，钛(ti)的单层膜或钛(ti)膜和位于钛膜上的铜(cu)膜的层叠膜可以适合用作金属膜me1以被用作种子层。此外，铜(cu)膜可以不被形成为种子层(me1)而是通过电镀方法形成。在这种情况下，在种子层(例如，钛膜)上形成作为电镀膜的铜膜，并且从底部依次在铜膜上形成镍膜me2a和金膜me2b，由此形成金属膜me。

在导线键合中，如果导线键合到金膜上，则导线可以很好地被键合。因此，金膜特别适合作为金属膜me的最上层。因此，在上述图7的情况下，确实优选使用金膜作为构成金属膜me的最上层的金属膜me2，并且导线bw键合到金膜(me2)(参见图10)。同时，在图31中的修改示例的情况下，金膜me2b用作金属膜me的最上层，并且导线bw键合到金膜me2b(参见图33)。以这种方式，当导线bw键合到金属膜me的金膜me2b时，如图33所示，导线bw可以很好地被键合。

另外，在图31中的修改示例的情况下，镍膜me2a设置在金膜me2b下方，从而可以进一步获得以下效果。

也就是说，由于镍是硬材料，硬的镍膜me2a还可以具有抑制或阻挡由探针prb施加到金膜me2b的外力(压力)传递到金属膜me下方区域的功能。换句话说，由于金膜相对较软，因此通过探针prb施加到金膜me2b的上表面的外力(压力)被传递到位于金膜me2b下方的镍膜me2a，而没有被金膜me2b过多缓冲。同时，由于镍膜me2a较硬(比金膜me2b硬)，传递到镍膜me2a的外力(压力)在相当大的程度上被镍膜me2缓冲或阻挡，然后传递到绝缘膜pv。之后，传递到绝缘膜pv的外力(压力)被绝缘膜pv缓冲或阻挡。因此，在图31至图33中的修改示例的情况下，由于镍膜me2a除了存在于探针接触区域pa下方的金属膜me下方的绝缘膜pv之外还设置在金膜me2b下方，因此在探针检查时传递到焊盘pd和位于焊盘pd下方的层间绝缘膜il8的外力(压力)可以被进一步地抑制。因此，在图31至图33中的修改示例的情况下，可以更准确地抑制或防止在探针检查时从探针prb施加到金属膜me的探针接触区域pa的外力(压力)对焊盘pd和位于焊盘pd下方的层间绝缘膜il8产生不利影响。例如，可以更精确地抑制或防止焊盘pd的变形和在位于焊盘pd下方的层间绝缘膜il8中出现裂缝。因此，可以进一步提高半导体器件的可靠性。

而且，在图31的修改示例中，当金膜me2b变薄太多时，可以理解镍膜me2a中的镍(ni)可以扩散到金膜me2b中并沉淀在金膜me2b的表面上。当ni沉淀在金膜me2b的表面上时，沉淀的ni被氧化，因此变得难以将导线bw键合到金属膜me。因此，优选地，金膜me2b的厚度t5大于镍膜me2a的厚度t4(即，t5>t4)。此外，更优选地，金膜me2b的厚度t5为2μm以上(即t5≥2μm米)。以这种方式，当导线bw键合到金属膜me(更具体地，金膜me2b)时，导线可以很好地被键合。

此外，为了实现通过镍膜me2a抑制或阻挡来自探针prb的外力(压力)的传递的功能，优选的是，镍膜me2a的厚度t4是1μm以上(即，t4≥1μm)。以这种方式，可以精确地抑制或防止在探针检查时从探针prb施加到金属膜me的探针接触区域pa的外力(压力)对焊盘pd和位于焊盘pd下方的层间绝缘膜il8产生不利影响。

在上文中，基于实施例具体描述了由本发明的发明人做出的发明。然而，不用说，本发明不限于前述实施例，并且可以在本发明的范围内进行各种修改。