制作集成电路装置的方法与流程

本发明实施例一般涉及集成电路装置与其制作方法，更特别涉及以钝化剂使通孔蚀刻工艺与沟槽蚀刻工艺不同。

背景技术：

半导体集成电路产业已经历快速成长。在集成电路演化中，功能密度(如单位芯片面积所含的内连线装置数目)通常随着几何尺寸(如工艺所能产生的最小构件或线路)缩小而增加。尺寸缩小的工艺通常有利于增加产能并降低相关成本。然而尺寸缩小亦增加设计与整合这些集成电路的装置工艺复杂度。工艺的并行发展在制作越来越复杂的设计时，可兼具精确性与可信度。

装置制作以及耦接装置的导体网络制作均具有进展。在此考量下，集成电路可包含内连线结构以电性耦接电路装置如鳍状场效晶体管、平面场效晶体管、双极性接面晶体管、发光二极管、存储装置、其他主动及/或被动装置、或类似物。内连线结构可包含垂直堆叠的任意数目的介电层，以及层中水平走向的导电线路。通孔可垂直延伸以连接一层中的导电线路与相邻的层中的导电线路。类似地，接点可垂直延伸于导电线路与基板级结构之间。线路、通孔、与接点一起携带装置之间的信号、电源、与地线，以操作如电路。

技术实现要素：

本发明一实施例提供制作集成电路装置的方法，包括：接收集成电路工件，其包括导电内连线结构；形成第一层间介电层于导电内连线结构上；形成第二层间介电层于第一层间介电层上；形成硬遮罩于第二层间介电层上；以及蚀刻通孔凹陷穿过第一层间介电层、第二层间介电层、与硬遮罩，以露出导电内连线结构，其中上述蚀刻包含提供钝化剂以与硬遮罩的材料反应，进而降低对蚀刻所采用的蚀刻剂的敏感度。

附图说明

图1a与图1b是本发明一些实施例中，形成具有内连线结构的工件的方法的流程图。

图2至图11是本发明一些实施例中，进行方法时形成的工件其部分剖视图。

附图标记说明：

100方法

102、104、106、108、110、112、114、116、118、120、122、124、126、128、130、132

步骤

200工件

202基板

204源极/漏极区

206栅极堆叠

207通道区

208栅极

210栅极介电层

212界面层

214侧壁间隔物

218内连线结构

216接点蚀刻停止层

218内连线结构

220层间介电层

222源极/漏极接点

224栅极接点

226、1102导电线路

302蚀刻停止层

304第一层间介电层

306、310、314、604、606厚度

308第二层间介电层

312硬遮罩

402光刻胶

602线路沟槽

702第二光刻胶

704齐平材料

706上表面

802通孔凹陷

804第三光刻胶

902粘着层

1002充填材料

1104通孔

具体实施方式

本发明实施例提供的不同实施例或实例可实施本发明的不同结构。特定构件与排列的实施例是用以简化本发明而非局限本发明。此外，本公开的多种例子中可重复标号，但这些重复仅用以简化与清楚说明，不代表不同实施例及/或设置之间具有相同标号的单元之间具有相同的对应关系。

举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，空间性的相对用语如“下方”、“其下”、“下侧”、“上方”、“上侧”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。

随着结构尺寸缩小，集成电路的最终尺寸大多取决于内连线结构与电路装置。然而内连线一般难以缩小。虽然可减少内连线中的导电线路厚度且可更紧密地封装线路，这些设置通常面临工艺可信度的挑战。举例来说，减少线路尺寸与线路空间，通常会增加桥接、缩口、断路、与其他缺陷的发生率。

用于形成半导体结构、线路、通孔、与接点的遮罩之间的次要对准问题(如覆盖问题)，会造成一些挑战。随着结构之间的空间减少，覆盖误差的可接受范围也变得更小。即使覆盖误差不足以明显到造成相邻结构之间的短路，若覆盖误差薄化的中介介电层够多，仍可能产生漏电流路径。在此考量下，即使结构之间未物理接触，仍可能产生漏电流。

如下所述，本发明实施例提供的技术可用于形成导电线路与通孔。在一些例子中，可增加覆盖误差(工艺容忍度之一)的可接受范围。即使覆盖误差相同，仍可减少缺陷并增加良率。在一些例子中，形成硬遮罩于内连线结构的层间介电层上，且硬遮罩用于蚀刻介电层以产生凹陷的工艺，且上述凹陷用于导电结构。蚀刻技术采用蚀刻剂及/或设置以钝化硬遮罩的环境气体。上述方式可减少预期之外的硬遮罩蚀刻，并可更精确地形成凹陷于介电层中。增加精确度可减少覆盖误差的不利影响，比如结构之间的漏电流。然而除非特别说明，任何实施例不需提供任何特定优点。

用以形成内连线结构于工件上的技术的一些例子，如图1a至图11所述。图1a与图1b是本发明一些实施例中，形成具有内连线结构的工件的方法100的流程图。在方法100之前、之中、与之后可进行额外步骤，且方法100的其他实施例可取代或省略一些下述步骤。图2至图11是本发明一些实施例中，进行方法100时形成的工件200其部分剖视图。

如图1a的步骤102与图2所示，接收工件200，其包含具有一或多个集成电路形成其上的基板202，且集成电路以内连线结构相连。在多种例子中，基板202包含半导体元素(单一元素)如结晶结构的硅或锗；半导体化合物如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟；半导体合金如硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、及/或磷砷化镓铟；非半导体材料如钠钙玻璃、熔融氧化硅、熔融石英、及/或氟化钙；及/或上述的组合。

基板202可具有一致的组成或包含多种层状物。上述层状物可具有相同或不同的组成。在多种实施例中，一些基板的层状物具有不一致的组成以诱发装置应变，进而调整装置效能。层状基板的一例包含绝缘层上硅的基板202。在一些例子中，基板202的层状物可包含绝缘层如半导体氧化物、半导体氮化物、半导体氮氧化物、半导体碳化物、及/或其他合适的绝缘材料。

可形成多种电路结构于基板202之中与之上。这些电路结构可形成场效晶体管、金属氧化物半导体场效晶体管、互补式金属氧化物半导体晶体管、鳍状场效晶体管、高电压晶体管、高频晶体管、双极接面晶体管、二极管、电阻、电容、电感、变容二极管、其他合适装置、及/或上述的组合。

在例示性的实施例中，工件包含场效晶体管，其亦包含掺杂区如源极/漏极区204。源极/漏极区204可掺杂p型掺质(p+)如硼或二氟化硼或n型掺质(n+)如磷或砷，视晶体管的载子形态为何。在平面电路装置的例子中，源极/漏极区204可位于基板202中。在非平面电路装置如鳍状场效晶体管的例子中，源极/漏极区204可延伸出基板202。

场效晶体管亦可包含栅极堆叠206，其位于源极/漏极区204之间的基板202上以定义源极/漏极区204之间的通道区207。通过施加电压至栅极堆叠206，可控制穿过源极/漏极区204之间的通道区的载子流，比如n型通道装置的电子流或p型通道装置的空穴流。进一步而言，栅极堆叠206包含栅极208位于通道区207上，且栅极208与通道区207之间隔有栅极介电层210。

例示性的栅极208包含多晶硅，以及含金属的栅极208。在多种例子中，含金属的栅极208包含盖层位于栅极介电层210上，阻障层位于盖层上、一或多个功函数层位于阻障层上、以及电极充填层位于阻障层上。在一些例子中，盖层包含氮化钽硅、氮化钽、及/或氮化钛。阻障层包含钨、钛、氮化钛、及/或钌。功函数层包含氮化钛、氮化钽、钌、钼、铝、氮化钨、锆硅化物、钼硅化物、钽硅化物、镍硅化物、及/或氮化物以用于p型通道装置；或钛、银、钽铝、碳化钽铝、氮化钛铝、碳化钽、碳氮化钽、氮化钽硅、锰、及/或锆以用于n型通道装置。电极充填层包含钨、铝、钽、钛、镍、铜、及/或钴。

例示性的栅极介电层210包含高介电常数的介电层、半导体氧化物、半导体氮化物、及/或半导体氮氧化物。在此考量下，栅极介电层210的特性可由相对于氧化硅的介电常数而定。高介电常数的栅极介电层210可包含金属氧化物(如氧化镧、氧化铝、氧化锆、氧化钛、氧化钽、氧化钇、钛酸锶、钛酸钡、氧化钡锆、氧化铪锆、氧化铪镧、氧化铪钽、氧化铪钛、钛酸钡锶、氧化铝、或类似物)、金属硅酸盐(如氧化铪硅、氧化镧硅、氧化铝硅、或类似物)、金属或半导体的氮化物、金属或半导体的氮氧化物、上述的组合、及/或其他合适材料。为促进与基板202的粘着性并避免界面缺陷，栅极堆叠206可包含界面层212位于栅极介电层210与基板202之间。在一些例子中，界面层212包含存在于基板202中的半导体的氧化物或氮化物。

在一些例子中，形成侧壁间隔物214于栅极堆叠206的一或多个侧向表面上。侧壁间隔物214可包含一或多层的介电材料如半导体氧化物、半导体氮化物、半导体氮氧化物、半导体碳化物、或类似物。接点蚀刻停止层216可形成于侧壁间隔物214上，并延伸于源极/漏极区204上。接点蚀刻停止层216可包含介电层(如半导体氧化物、半导体氮化物、半导体氮氧化物、半导体碳化物、或类似物)或其他合适材料。在多种实施例中，接点蚀刻停止层216包含氮化硅、氧化硅、及/或氮氧化硅。

工件200包含内连线结构218以电性耦接电路结构(如源极/漏极区204与栅极堆叠206)。内连线结构218包含数个导电结构夹设于层间介电层220的层状物之间。层间介电层220可包含任何合适的介电材料，比如半导体氧化物、半导体氮化物、四乙氧基硅烷的氧化物、低介电常数材料(相对于氧化硅的介电常数，又称作低介电常数的介电层)、或上述的组合。低介电常数的介电材料的例子包含磷硅酸盐玻璃、硼磷硅酸盐玻璃、氟化硅酸盐玻璃、掺杂碳的氧化硅、black干凝胶、气胶、非晶氟化碳、聚对二甲苯、双苯并环丁烯、(道氏化学的注册商标)、聚酰亚胺、其他合适材料、及/或上述的组合。层间介电层220可支撑并电性隔离导电结构。

内连线结构218的最底层可围绕栅极堆叠206，并可包含接点如源极/漏极接点222与栅极接点224于层间介电层220中。源极/漏极接点222与栅极接点224可包含一或多层的导电材料，包含金属(如钛、钽、钨、铝、镍、铜、钴、或类似物)、金属氮化物、金属氧化物、金属碳化物、及/或其他合适材料。在一例中，接点包含钛或氮化钛的粘着层位于最外侧表面上，以及钨、铜、或铝的充填层位于粘着层中。源极/漏极接点222与栅极接点224亦可电性与物理耦接至内连线结构218的较高层结构(如导电线路226)。与源极/漏极接点222与栅极接点224类似，导电线路226可包含一或多个含金属层，比如钛或氮化钛的粘着层与铜、钨、或铝的充填层。

为形成内连线结构218的额外层状物，可形成蚀刻停止层302于内连线结构218其现存的最顶层上，如图1a的步骤104与图3所示。蚀刻停止层302可包含任何数目的层状物，其各自含有任何合适的材料如介电层(例如半导体氧化物、半导体氮化物、半导体氮氧化物、半导体碳化物、或类似物)、金属、金属氧化物、金属氮化物、金属碳化物、及/或其他合适材料。蚀刻停止层的材料选择取决于对蚀刻剂的抗性。在多种例子中，蚀刻停止层302包含氮化铝层、氧化铝层、氮化硅层、氮氧化硅层、碳化硅层、及/或氮化钛层。蚀刻停止层302的形成方法可为任何合适的沉积技术，包含化学气相沉积、低压化学气相沉积、等离子体增强化学气相沉积、物理气相沉积、原子层沉积、旋转涂布、及/或其他合适技术。

如图1a的步骤106与图3所示，形成第一层间介电层304于蚀刻停止层302上。第一层间介电层304可包含半导体氧化物、半导体氮化物、四乙氧基硅烷氧化物、低介电常数材料、及/或其他合适材料。第一层间介电层304的形成方法可为任何合适工艺，包含化学气相沉积、低压化学气相沉积、等离子体增强化学气相沉积、物理气相沉积、原子层沉积、旋转涂布、及/或其他合适技术，且第一层间介电层304可具有任何合适厚度。在多种例子中，第一层间介电层304包含低介电常数材料，且其形成方法为旋转涂布沉积。在一些实施例中，第一层间介电层304具有实质上一致的厚度306，其介于约至约之间。

如图1a的步骤108与图3所示，形成第二层间介电层308于第一层间介电层304上。第二层间介电层308可包含半导体氧化物、半导体氮化物、四乙氧基硅烷的氧化物、低介电常数材料、及/或其他合适材料，且其组成可与第一层间介电层304的组成不同。在此考量下，第二层间介电层308的材料选择为具有与第一层间介电层304不同的蚀刻选择性。第二层间介电层308的形成方法可为任何合适工艺，包含化学气相沉积、低压化学气相沉积、等离子体增强化学气相沉积、物理气相沉积、原子层沉积、旋转涂布、及/或其他合适技术，且第二层间介电层308可具有任何合适厚度。在多种例子中，第二层间介电层308包含半导体氧化物如氧化硅，其形成方法可为化学气相沉积。在一些例子中，第二层间介电层308具有实质上一致的厚度310，其介于约至约之间。

如图1a的步骤110与图3所示，形成硬遮罩312于第二层间介电层308上。硬遮罩312可包含数个层状物，且每一层状物可包含金属、金属化合物(如金属氧化物、金属氮化物、金属碳化物、或类似物)、介电层(如半导体氧化物、半导体氮化物、半导体碳化物、或类似物)、及/或其他合适材料。硬遮罩312的材料选择以具有与第一层间介电层304及第二层间介电层308不同的蚀刻选择性。硬遮罩312的形成方法可为任何合适工艺，包含化学气相沉积、低压化学气相沉积、等离子体增强化学气相沉积、物理气相沉积、原子层沉积、旋转涂布、及/或其他合适技术，且硬遮罩312可具有任何合适厚度。在一例中，硬遮罩312包含氮化钛，其形成方法为化学气相沉积及/或物理气相沉积。在另一例中，硬遮罩312包含氮化物(如氮化钽、氮化硅、氮化物、或类似物)、碳化物(如碳化硅、碳化钨、或类似物)、及/或金属氧化物(如氧化钛、氧化钽、或类似物)。例示性的硬遮罩312具有实质上一致的厚度314，其介于约至约之间。

如图1a的步骤112与图4所示，形成光刻胶402于硬遮罩312上，并图案化光刻胶402以定义用于导电线路的沟槽。例示性的光刻胶402包含光敏材料，在曝光时产生性质变化。在所谓的光刻图案化工艺中，上述性质变化可用以选择性地移除光刻胶的曝光部分或未曝光部分，在此实施例中，光刻系统以特定图案的射线曝光光刻胶402，且图案取决于掩模(光罩)。穿过掩模或自掩模反射的光撞击光刻胶402，以将掩模上的图案转移至光刻胶402。在其他例子中，光刻胶402的图案化方法可采用直写或无掩模光刻技术，比如激光图案化、电子束图案化、及/或离子束图案化。一旦曝光光刻胶402，即显影光刻胶402以保留光刻胶的曝光部分或未曝光部分。例示性的图案化工艺包含软烘烤光刻胶402、对准掩模、曝光、曝光后烘烤、显影光刻胶402、冲洗、与干燥(如硬烘烤)。图案化光刻胶402露出硬遮罩312将被蚀刻的部分。

如图1a的步骤114与图5所示，蚀刻硬遮罩312的露出部分，以打开硬遮罩312并露出第二层间介电层308。蚀刻工艺可包含非等向(方向性)蚀刻，其设置以垂直蚀刻穿过硬遮罩312，且实质上不水平蚀刻。综上所述，蚀刻工艺可包含任何合适的蚀刻技术如干蚀刻、湿蚀刻、反应性离子蚀刻、灰化、及/或其他蚀刻方法。蚀刻工艺可采用任何合适的蚀刻剂，且特定蚀刻剂取决于硬遮罩312采用的材料。举例来说，蚀刻剂可择以蚀刻硬遮罩312而实质上不蚀刻第二层间介电层308。在蚀刻硬遮罩312之后，可移除残留的光刻胶402。

如图1a的步骤116与图6所示，在第二层间介电层308上进行沟槽蚀刻。沟槽蚀刻可形成线路沟槽602于硬遮罩312所露出的第二层间介电层308的部分中。线路沟槽602可部分地延伸至或完全穿过第二层间介电层308。在一些例子中，沟槽蚀刻可蚀刻穿过第二层间介电层，其形成的线路沟槽602延伸至第二层间介电层308的深度604介于约至约之间。在线路沟槽602与第一层间介电层304之间，保留的第二层间介电层308其厚度606介于约至约之间。换言之，沟槽蚀刻可蚀刻第二层间介电层308其约10％至约50％之间的厚度。

沟槽蚀刻的蚀刻工艺可包含非等向(方向性)的蚀刻，其设置以垂直蚀刻穿过第二层间介电层308而实质上不水平蚀刻，其产生的中心对边缘深度偏离小于综上所述，蚀刻工艺可包含任何合适的蚀刻技术，比如干蚀刻、湿蚀刻、反应性离子蚀刻、灰化、及/或其他蚀刻法。蚀刻工艺可采用任何合适的蚀刻剂，且特定蚀刻剂视将蚀刻的第二层间介电层308的材料而定。举例来说，蚀刻剂可择以蚀刻第二层间介电层308，而实质上不蚀刻硬遮罩312。在一些例子中，蚀刻包含微波等离子体蚀刻工艺(采用介于约200w至约1000w的射频功率)，及/或兆赫等离子体蚀刻工艺(采用介于约200w至约500w的射频功率)。在一些例子中，蚀刻压力介于约20mt至约80mt之间，且蚀刻温度介于约0℃至约50℃之间。蚀刻剂可包含氟为主的蚀刻剂如碳氟化物，其流速介于约20sccm至约50sccm之间。上述蚀刻剂可包含环境气体如流速高于0sccm且低于约100sccm的氮气、流速高于0sccm且低于约25sccm的氧气、及/或流速介于约600sccm至约1200sccm的氩气。在一些实施例中，施加约0v至约-500v之间的直流电自偏压至工件200。

如图1b的步骤118与图7所示，形成第二光刻胶702于硬遮罩312上。为了提供第二光刻胶702所用的平坦表面，可形成齐平材料704(如底抗反射涂层材料、介电材料、及/或其他合适材料)于第二层间介电层308上及线路沟槽602中。在这些例子中，第二光刻胶702形成于齐平材料704上。

第二光刻胶702图案化后，可定义沟槽以用于通孔，且通孔延伸于导电线路之间。形成与图案化第二光刻胶702的步骤实质上如步骤112。例示性的图案化工艺包含软烘烤第二光刻胶702、对准掩模、曝光、曝光后烘烤、显影第二光刻胶702、冲洗、与干燥(如硬烘烤)。第二光刻胶702的图案化工艺可包含移除齐平材料704的露出部分，以图案化齐平材料704。值得注意的是，图案化工艺如光刻时的覆盖误差，可能会使第二光刻胶702的图案偏离(相对于线路沟槽602)。这会露出硬遮罩312的上表面706。

如图1b的步骤120与图8a所示，在第一层间介电层304上进行通孔蚀刻。在一些例子中，在第一层间介电层304与第二层间介电层308上进行通孔蚀刻。通孔蚀刻可形成通孔凹陷802，于第二光刻胶702与硬遮罩312所露出的第一层间介电层304及/或第二层间介电层308的这些部分中。通孔凹陷802可完全延伸穿过第一层间介电层304与下方的蚀刻停止层302。

沟槽蚀刻的蚀刻工艺可包含非等向(方向性)的蚀刻，其设置以垂直蚀刻穿过第一层间介电层304及/或第二层间介电层308而实质上不水平蚀刻，其产生的中心对边缘深度偏离小于综上所述，蚀刻工艺可包含任何合适的蚀刻技术，比如干蚀刻、湿蚀刻、反应性离子蚀刻、灰化、及/或其他蚀刻法。蚀刻工艺可采用任何合适的蚀刻剂，且特定蚀刻剂视将蚀刻的第一层间介电层304、第二层间介电层308、与蚀刻停止层302的材料而定。如上述强调的内容，图案化第二光刻胶702的实施例中，覆盖误差可能会露出硬遮罩312的上表面。综上所述，蚀刻剂可择以蚀刻第一层间介电层304、第二层间介电层308、与蚀刻停止层302，而实质上不蚀刻硬遮罩312。

为了进一步降低硬遮罩312被蚀刻的问题，可采用蚀刻剂及/或环境气体钝化硬遮罩312，使其对蚀刻剂具有较高抗性。举例来说，氢可用以钝化含氮化钛的硬遮罩312。据信氢与露出的氮化钛反应产生的化合物，对这些蚀刻剂物种的抗性高于氮化钛。然而应理解本发明实施例并不限于此特定的钝化机制。在一些例子中，钝化剂使通孔蚀刻工艺与沟槽蚀刻工艺明显不同，即通孔蚀刻工艺不含钝化剂。已确认在进行通孔蚀刻时不采用钝化剂的作法，可蚀刻露出的硬遮罩312与下方的第一层间介电层304与第二层间介电层308。如此一来，即使通孔与线路未物理接触，形成于这些凹陷中的通孔仍近到足以与相邻的导电线路产生短路，或与相邻线路之间产生漏电流。钝化剂可降低或消除这些状况。

在一些例子中，通孔蚀刻包含微波等离子体蚀刻工艺(采用介于约200w至约1000w的射频功率)，及/或兆赫等离子体蚀刻工艺(采用介于约200w至约500w的射频功率)。在一些例子中，蚀刻压力介于约20mt至约80mt之间，且蚀刻温度介于约0℃至约50℃之间。在一些例子中，蚀刻剂可包含氟为主的蚀刻剂如碳氟化物，其流速介于约20sccm至约50sccm之间。上述蚀刻剂可包含钝化气体如流速高于0sccm且低于约100sccm的氢气，以及环境气体如流速高于0sccm且低于约100sccm的氮气、流速高于0sccm且低于约25sccm的氧气、及/或流速介于约600sccm至约1200sccm的氩气。在一些实施例中，工艺采用的蚀刻剂包含钝化剂如碳氢氟化物，且流速高于0sccm至100sccm之间的蚀刻剂可取代上述蚀刻剂或添加至上述蚀刻剂，并可采用环境气体如流速高于0sccm且低于约100sccm的氮气、流速高于0sccm且低于约25sccm的氧气、及/或流速介于约600sccm至约1200sccm的氩气。在一些例子中，施加至工件200的直流电自偏压介于约0v至约-500v之间。

在一例中，可在通孔蚀刻的第一时段提供钝化剂，而不在第二时段提供钝化剂。举例来说，在通孔蚀刻工艺蚀刻蚀刻停止层302(与硬遮罩312具有相同材料)时，可施加钝化剂直到露出蚀刻停止层302。接着可停止施加钝化剂以利蚀刻蚀刻停止层302。图8b所示的通孔蚀刻之后，可移除第二光刻胶702与齐平材料704的任何残留部分。

如图1b的步骤122与图8b所示的一些例子中，在移除第二光刻胶702与齐平材料704之后，可进行线路蚀刻以进一步延伸线路沟槽602。上述步骤采用不明显蚀刻硬遮罩312的蚀刻剂，以非等向蚀刻第一层间介电层304与第二层间介电层308，且不需采用掩模。可额外或改为形成第三光刻胶804于工件200上。第三光刻胶804经图案化后，可露出线路沟槽602中的第二层间介电层308与通孔凹陷802中的第一层间介电层304与第二层间介电层308。形成及图案化第三光刻胶804的步骤，实质上如步骤112所述的内容。如同第二光刻胶702，用于第三光刻胶804的图案化工艺可能造成第二光刻胶702的图案偏移(相对于线路沟槽602与通孔凹陷802)。上述步骤可能露出硬遮罩312的上表面。

在未采用第三光刻胶804的例子中，进行线路蚀刻以移除第一层间介电层304与第二层间介电层308的材料，且实质上不蚀刻硬遮罩312。线路蚀刻可延伸线路沟槽602，因此线路沟槽602可延伸至第一层间介电层304(但不穿过第一层间介电层304)。线路蚀刻亦可延伸通孔凹陷802的部分，其最终形成导电线路。沟槽蚀刻的蚀刻工艺可包含任何合适的非等向蚀刻，其设置以垂直蚀刻(而实质上不水平蚀刻)穿过第一层间介电层304及/或第二层间介电层308，且实质上不蚀刻硬遮罩312。上述非等向蚀刻可为干蚀刻、湿蚀刻、反应性离子蚀刻、灰化、及/或其他蚀刻法。蚀刻工艺可采用任何合适的蚀刻剂，且特定蚀刻剂可取决于第一层间介电层304、第二层间介电层308、与硬遮罩312采用的材料。若采用第三光刻胶804，则线路蚀刻之后可移除第三光刻胶804的任何残留部分。

如图1b的步骤124与图9所示，形成粘着层920于线路沟槽602与通孔凹陷802中。粘着层902可沿着线路沟槽602与通孔凹陷802的侧壁与下表面延伸。特别的是，粘着层902可沿着硬遮罩312、第二层间介电层308、第一层间介电层304、及/或蚀刻停止层302的侧表面延伸，且可延着线路沟槽602中的第一层间介电层304的水平表面以及内连线结构218的下侧层中的结构(比如导电线路226)延伸。粘着层902可增进湿润性、增加粘着性、及/或避免扩散，以改善导电线路与通孔。粘着层902可包含金属、金属氮化物、金属氧化物、其他合适的导电材料、及/或其他合适的粘着材料。粘着层902的形成方法可为任何合适工艺，包含原子层沉积、化学气相沉积、低压化学气相沉积、等离子体增强化学气相沉积、物理气相沉积、及/或其他合适技术。在一些实施例中，粘着层902包含钛或氮化钛，且其形成方法可采用二甲基胺基钛酸盐作为含钛前驱物的原子层沉积。在一些例子中，粘着层902包含钛或氮化钛，其形成方法可为采用四氯化钛作为含钛前驱物的原子层沉积。这些工艺与其他工艺所产生的粘着层902，可具有任何合适厚度。在一些例子中，粘着层902具有实质上一致的厚度，其介于约至约之间。

如图1b的步骤126与图10所示，可形成充填材料1002于线路沟槽602与通孔凹陷802中的粘着层902上。充填材料1002可包含金属、金属氮化物、金属氧化物、及/或其他合适的导电材料。在多种例子中，充填材料1002包含铜、钴、钨、及/或上述的组合。充填材料1002的形成方法可为任何合适工艺，包含化学气相沉积、低压化学气相沉积、等离子体增强化学气相沉积、物理气相沉积、原子层沉积、及/或其他合适技术。在一例中，充填材料1002的沉积法可为交替的物理气相沉积与化学气相沉积的循环。

如图1b的步骤128所示，可在工件200上进行热再流动工艺。热再流动工艺可包含热退火，以消除线路沟槽602与通孔凹陷802中的空洞或裂纹。热再流动工艺可包含加热工件200至任何合适温度。在多种例子中，加热工件200到约300℃至约500℃之间。

如图1b的步骤130与图11所示，在工件200上进行化学机械研磨工艺。化学机械研磨工艺可移除多余的充填材料1002与粘着层902的材料，并可移除硬遮罩312。如此一来，化学机械研磨工艺可移除并分开残留的充填材料1002与粘着层902，以形成电性分隔的导电线路1102与通孔1104，且通孔1104电性耦接导电线路1102至内连线结构218其下侧层中的结构(如导电线路226)。

如图1b的步骤132所示，可提供工件200以用于后续制作，比如形成内连线结构218的额外层状物。

如此一来，本发明制作集成电路装置的例子中，在蚀刻形成内连线结构时采用钝化剂。在一些例子中，接收集成电路工件，其包括导电内连线结构。形成第一层间介电层于导电内连线结构上，并形成第二层间介电层于第一层间介电层上。形成硬遮罩于第二层间介电层上。蚀刻通孔凹陷穿过第一层间介电层、第二层间介电层、与硬遮罩，以露出导电内连线结构。上述蚀刻包含提供钝化剂以与硬遮罩的材料反应，进而降低对蚀刻所采用的蚀刻剂的敏感度。在一些例子中，硬遮罩包括氮化钛，且钝化剂包括氢。在一些例子中，钝化剂包括氢气。在一些例子中，氢的形态为含氢蚀刻剂。在一些例子中，蚀刻通孔凹陷的步骤使硬遮罩的上表面暴露至蚀刻剂，且钝化剂与硬遮罩的上表面反应以降低对蚀刻剂的敏感度。在一些例子中，沉积导电材料于通孔凹陷中，以形成电性耦接至导电内连线结构的通孔。在一些例子中，在蚀刻通孔凹陷之前，先蚀刻线路沟槽于第二层间介电层中。在一些例子中，线路沟槽延伸穿过部分的第二层间介电层时，即停止蚀刻线路沟槽。在一些例子中，蚀刻线路沟槽的步骤不提供钝化剂。在一些例子中，同时沉积导电材料于通孔凹陷与线路沟槽中，并进行化学机械研磨以分开通孔凹陷中导电材料的第一部分与线路沟槽中导电材料的第二部分。

在另一例中，制作集成电路装置的方法包括接收基板，且基板具有导电结构于其上。形成第一层间介电层于导电结构上、形成第二层间介电层于第一层间介电层上、并形成硬遮罩于第二层间介电层上。进行沟槽蚀刻以形成沟槽，且沟槽延伸穿过硬遮罩与至少部分的第二层间介电层。进行通孔蚀刻以形成通孔凹陷，且通孔凹陷对准沟槽并延伸穿过第一层间介电层。通孔蚀刻的步骤包含提供钝化剂以钝化硬遮罩。在一些例子中，钝化剂包含氢。在一些例子中，钝化剂包含氢气。在一些例子中，氢的形态为含氢蚀刻剂。在一些例子中，通孔蚀刻的步骤使硬遮罩其与基板对向的表面暴露至蚀刻剂，且钝化剂设置以增加硬遮罩的表面对蚀刻剂的抗性。

在又一例中，制作集成电路装置的方法包括接收集成电路工件，其包括内连线结构、层间介电层位于内连线结构上、以及硬遮罩位于层间介电层上。图案化硬遮罩与层间介电层以形成露出内连线结构的凹陷。图案化步骤包括提供氢与蚀刻剂，且硬遮罩的材料与氢反应以增加对蚀刻剂的抗性。形成通孔于凹陷中以电性耦接至内连线结构。在一些例子中，氢的形态为氢气。在一些例子中，氢的形态为含氢蚀刻剂。在一些例子中，在图案化硬遮罩与层间介电层以形成凹陷的第一时段中提供氢，且在图案化硬遮罩与层间介电层以形成凹陷的第二时段中不提供氢。在一些例子中，层间介电层为第一层间介电层，且集成电路工件还包含第二层间介电层于第一层间介电层与硬遮罩之间。图案化硬遮罩与第一层间介电层的步骤包括图案化硬遮罩与第二层间介电层以形成沟槽，且沟槽延伸穿过至少部分的第二层间介电层。在一些例子中，形成通孔于凹陷中的步骤包括：同时形成导电材料于凹陷与沟槽中；以及进行化学机械研磨工艺以分开凹陷中导电材料的第一部分与沟槽中导电材料的第二部分。

上述实施例的特征有利于本技术领域中技术人员理解本发明实施例。本技术领域中技术人员应理解可采用本发明实施例作基础，设计并变化其他工艺与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本发明精神与范围，并可在未脱离本发明的精神与范围的前提下进行改变、替换、或变动。