一种封装基板、半导体器件及灯源的制作方法

本申请属于半导体技术领域，具体涉及一种封装基板、半导体器件及灯源。

背景技术：

随着发光效率的提升和制造成本的下降，半导体发光光源，特别是涉及多色温(2种及以上)的半导体发光光源(如led光源)已被广泛应用于随场景变换或随时间变化，需要进行色温及光谱调节的办公，学习，商场，家用，展览等照明领域。

目前常见的实现多色温的led封装结构主要有以下三种方式：

第一种，cob(chiponboard,板上芯片)，主要是通过围坝胶将不同色温隔开，分成多个区域(面积较大)，此种办法生产较麻烦，led芯片排列时必须在pcb板(printedcircuitboard，印刷线路板)上留出足够空间做围坝，使得可利用空间少，且因为考虑到方便走线，所以led芯片排列受限，导致混光不均匀。

第二种，smd(surfacemounteddevices，表面贴装器件)，主要是通过多种不同色温的贴片灯珠组合，实现多色温，而常规smd贴片灯珠，如2835/3535/5050，因自身结构限制无法在焊盘间走线，因此在设计pcb时，必须在pcb板上留出足够的空间让线路通过，不容易实现高功率密度，且混光效果同样不够好。

第三种，csp(chipscalepackage，芯片级封装)，主要是通过不同色温的csp器件组合排列，实现多色温，该种办法同样需要在pcb板上留出足够间距供线路通过，且通常需要在pcb板上通过跳线实现每个色温回路的线路连接，难以实现高功率密度，混光效果不好。

因此，不管是哪种方式，都存在混光效果较差的问题。

技术实现要素：

鉴于此，本申请的目的在于提供一种封装基板、半导体器件及灯源，以改善现有封装方式导致混光效果较差的问题。

本申请的实施例是这样实现的：

第一方面，本申请实施例提供了一种封装基板，包括：基板主体、线路结构以及焊盘结构；基板主体，具有相对的第一表面和第二表面；线路结构，设置于所述基板主体的所述第一表面上，用于连接半导体发光芯片；焊盘结构，设置于所述基板主体的所述第二表面上，所述焊盘结构包括与所述线路结构相对应的焊盘对，所述焊盘对中的两个焊盘之间预留有用于走线的第一距离，靠近所述第二表面边缘的所述焊盘与该边缘之间预留有用于走线的第二距离，所述线路结构与所述焊盘对通过设置于所述基板主体上的导电件电气连接，其中，所述线路结构包括复数个线路单元，一个所述线路单元对应一组所述半导体发光芯片和一个所述焊盘对。

本申请实施例中，由于在封装基板的第二表面预留有用于走线的空间，各个半导体器件的线路均通过自身的第二表面进行走线，同时，线路结构与焊盘之间通过设置于基板主体上的对应的导电件连通，无需额外占用空间，使得在利用封装基板封装半导体发光芯片形成的半导体器件时，无需在pcb板上预留太多的走线空间，使得各个半导体器件能够紧邻排列在pcb板上，更容易实现高功率密度的排列，达到较好的混光效果，而且因为不用考虑走线的限制，多个半导体器件的排列方式更灵活，更容易实现较好的混光效果。

结合第一方面实施例的一种可能的实施方式，所述导电件为贯通所述第一表面和所述第二表面的金属导通孔、置于贯通所述第一表面和所述第二表面的通孔内的金属线、位于所述基板主体的侧面的金属导通槽、或位于所述基板主体的侧面的金属导体，所述侧面为与所述第一表面和所述第二表面均连接的面。

结合第一方面实施例的一种可能的实施方式，所述第一距离的宽度满足：能够布设一条能通过至少20ma电流的线路。

结合第一方面实施例的一种可能的实施方式，所述第二距离的双倍宽度满足：能够布设一条能通过至少20ma电流的线路。

结合第一方面实施例的一种可能的实施方式，所述第二表面上还设置有用于导热散热的热沉金属，位于所述热沉金属周围的焊盘与该热沉金属之间预留有用于走线的第三距离。

结合第一方面实施例的一种可能的实施方式，所述第三距离的宽度满足：能够布设一条能通过至少20ma电流的线路。

第二方面，本申请实施例还提供了一种半导体器件，包括：围坝、半导体发光芯片、胶层和上述第一方面实施例和/或结合第一方面实施例的任一种可能的实施方式提供的封装基板；所述围坝位于所述封装基板的第一表面，所述围坝包括与所述线路结构的线路单元数量及位置对应的容纳腔，一个所述容纳腔内对应安装有一组与该容纳腔内的线路单元电连接的所述半导体发光芯片，每个所述容纳腔内均设置有用于覆盖对应的半导体发光芯片的所述胶层。

结合第二方面实施例的一种可能的实施方式，所述容纳腔的数量为至少两个时，有至少一个所述容纳腔内覆盖的所述胶层与其余所述容纳腔内覆盖的所述胶层不同。

结合第二方面实施例的一种可能的实施方式，所述容纳腔的数量为至少两个时，有至少两个所述容纳腔内覆盖的所述胶层相同。

第三方面，本申请实施例还提供了一种半导体器件，包括：围坝、半导体发光芯片、胶层和上述第一方面实施例和/或结合第一方面实施例的任一种可能的实施方式提供的封装基板，所述围坝位于所述封装基板的第一表面，所述围坝包括至少一个容纳腔，一个所述容纳腔内对应有至少一个线路单元以及与该容纳腔内的线路单元电连接的至少一组所述半导体发光芯片，每个所述容纳腔内均设置有用于覆盖对应的半导体发光芯片的所述胶层。

第四方面，本申请实施例还提供了一种半导体器件，包括：半导体发光芯片、玻璃窗口和上述第一方面实施例和/或结合第一方面实施例的任一种可能的实施方式提供的封装基板，所述玻璃窗口位于所述封装基板的第一表面，且与所述线路结构的线路单元数量及位置对应，一个所述玻璃窗口内对应安装有一组与该玻璃窗口内的线路单元电连接的所述半导体发光芯片，每个所述玻璃窗口均用于覆盖对应的半导体发光芯片。

第五方面，本申请实施例还提供了一种灯源，包括：pcb板和安装在所述pcb上的多个如上述第二、第三或第四方面实施例和/或结合第二方面实施例的一种可能的实施方式提供的半导体器件，多个所述半导体器件紧邻排列以组成预设形状的阵列。

本申请的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请实施例而了解。本申请的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。通过附图所示，本申请的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本申请的主旨。

图1示出了本申请实施例提供的一种封装基板在第一视角下的结构示意图。

图2示出了本申请实施例提供的一种同时适合水平和垂直芯片的封装基板在第二视角下的结构示意图。

图3示出了本申请实施例提供的一种适合倒装芯片的封装基板在第二视角下的结构示意图。

图4示出了本申请实施例提供的一种同时适合水平和垂直芯片的封装基板在第二视角下的结构示意图。

图5示出了本申请实施例提供的一种适合csp芯片的封装基板在第二视角下的结构示意图。

图6示出了本申请实施例提供的一种封装基板在第三视角下的结构示意图。

图7示出了本申请实施例提供的一种半导体器件的结构示意图。

图8示出了本申请实施例提供的图7的半导体器件的爆炸示意图。

图9示出了本申请实施例提供的一种灯源的结构示意图。

图10示出了本申请实施例提供的又一种灯源的结构示意图。

图标：10-封装基板；11-基板主体；13-线路结构；15-焊盘结构；151-焊盘；17-导电件；19-热沉金属；20-半导体器件；21-围坝；23-半导体发光芯片；25-胶层；30-灯源；31-pcb板。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本申请的描述中，需要说明的是，术语“内”、顶部”、“底部”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

再者，本申请中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。

鉴于现有的封装方式导致混光效果较差的问题。发明人经过长期的探索和不断的努力，提出了本申请实施例所示的封装基板以解决上述技术问题。其中，针对以上方案所存在的缺陷，均是发明人在经过实践并仔细研究后得出的结果，因此，上述问题的发现过程以及下文中本申请实施例针对上述问题所提出的解决方案，都应该是发明人在本申请过程中对本申请做出的贡献。

鉴于此，本申请实施例提供了一种封装基板10，如图1所示。该封装基板10包括：基板主体11、线路结构13和焊盘结构15。

该基板主体11可以是由高导热高反射率的绝缘材料制成，例如，可以是三氧化二铝或氮化铝，此外，也可以是由高分子材质制成。该基板主体11，具有相对的第一表面和第二表面。

在所述基板主体11的第一表面上设置有该线路结构13，该线路结构13用于连接半导体发光芯片以及用于半导体发光芯片的导热散热，该线路结构13可以根据需要设计成不同的结构以适用不同的芯片，例如，可以设计成适合水平芯片，倒装芯片，垂直芯片、csp芯片的线路结构13，也即，水平芯片对应的线路结构13、倒装芯片对应的线路结构13、垂直芯片对应的线路结构13、csp芯片对应的线路结构13各不相同，该部分内容为本领域技术人员所熟知的内容，为了说明书的简洁，所以在此不再赘述。

设置于基板主体11的第一表面上的线路结构13包括复数个(即2个及2个以上)线路单元。一个所述线路单元对应一组所述半导体发光芯片，换句话说，当线路结构13具有2个线路单元时，该基板主体11的第一表面可安装2组半导体发光芯片，当线路结构13具有3个线路单元时，该基板主体11的第一表面可安装3组半导体发光芯片，以此类推。其中，每组半导体发光芯片包括至少一个半导体发光芯片，当有多个(2个及以上)半导体发光芯片时，多个半导体发光芯片通过串并联以满足不同电压需求，例如一个线路单元上可放置3颗3v芯片串联作为9v灯珠使用，或3颗9v芯片串联作为27v灯珠使用等。

为了便于理解，下面将以示意图的方式对适用不同的芯片结构的封装基板10有所不同进行说明，请参阅图2、图3、图4以及图5。其中，图2示出的是同时适合水平和垂直芯片的封装基板10的结构示意图；图3示出的是适合倒装芯片的封装基板10的结构示意图；图4示出的是另一种同时适合水平和垂直芯片的封装基板10的结构示意图；图5示出的是适合csp芯片的封装基板10的结构示意图。其中，需要说明的是，图2至图5示出的均是包含两个线路单元的封装基板10示意图。

在所述基板主体11的第二表面上设置有焊盘结构15，所述焊盘结构15包括与所述线路结构13相对应的焊盘对，例如，当线路结构13具有2个线路单元时，该焊盘结构15包括2焊盘对，当线路结构13具有3个线路单元时，该焊盘结构15包括3焊盘对，也即所述焊盘对的数量与所述线路单元的数量相同。如图6所示，线路结构13与所述焊盘对中的每个焊盘151均通过设置于该基板主体11上的对应的导电件17电气连接，使得位于第一表面的线路结构13与位于第二表面的焊盘结构15电气连通。

其中，线路结构13与所述焊盘对中的每个焊盘151均通过设置于该基板主体11上的对应的导电件17实现电气连接，使得多个半导体器件在排列组合时，无需在pcb板上预留导电件17的走线空间，能进一步使多个半导体器件在排列组合时更加紧密。其中，该导电件17可以为贯通所述第一表面和所述第二表面的金属导通孔(在通孔内镀有金属层的导通孔)，也可以为置于贯通所述第一表面和所述第二表面的通孔内的金属线，也可以为位于所述基板主体11的侧面的金属导通槽、或位于所述基板主体11的侧面的金属导体(如金属线)。其中，所述侧面为与所述第一表面和所述第二表面均连接的面。其中，需要说明的是，导电件17的数量为多个，一个焊盘151对应至少一个导电件17。

其中，每个所述焊盘对(正极焊盘和负极焊盘)中的两个焊盘151之间预留有用于走线的第一距离a，靠近基板主体11的第二表面边缘的焊盘151与该边缘之间预留有用于走线的第二距离b。由于在该封装基板10的第二表面预留有用于走线的空间，使得在利用该封装基板10封装半导体发光芯片形成半导体器件时，半导体器件的线路能从封装基板10的第二表面走线，因此多个半导体器件在排列组合时，无需在pcb板上预留太多的走线空间，使得各个半导体器件能够紧邻排列在pcb板上，更容易实现高功率密度的排列，达到较好的混光效果，而且因为不用考虑走线的限制，多个半导体器件的排列方式更灵活，更容易实现较好的混光效果，同时还能提高pcb板的利用率。其中，需要说明的是，上述的正极焊盘和负极焊盘并不是说焊盘151本身具有正负极，而是指该焊盘151的作用，即正极焊盘是指与半导体发光芯片的正极连通的，同理，负极焊盘是指与半导体发光芯片的负极连通的。作为一种实施方式，该第一距离a的宽度满足：能够布设一条能通过至少20ma电流的线路，当然可以理解的是，该第一距离a的宽度也可以是满足其他条件，例如，满足：能够布设一条能通过18ma电流的线路、能够布设一条能通过22ma电流的线路、能够布设一条能通过24ma电流的线路等，因此不能将上述示例的数值理解成是对本申请的限制，其宽度应根据具体走线需要而设计；同理，该间距也可以布设复数条线路。

作为一种实施方式，该第二距离b的双倍宽度(也即2b的宽度)满足：能够布设一条能通过至少20ma电流的线路，这样使得多个半导体器件紧贴组装于pcb板上时，相邻器件的相邻焊盘151间的间距可以布设能通过20ma电流的线路，使得各个半导体器件能够紧邻排列在pcb板上。当然可以理解的是，该第二距离b的双倍宽度也可以是满足其他条件，例如，满足：能够布设一条能通过18ma电流的线路、能够布设一条能通过22ma电流的线路、能够布设一条能通过24ma电流的线路等，因此不能将上述示例的数值理解成是对本申请的限制，其宽度应根据具体走线需要而设计；同理，该间距也可以布设复数条线路。

作为一种实施方式，在该基本主体的第二表面上还可以设置有用于导热散热的热沉金属19，为了不影响半导体器件的走线，当在第二表面上设置有用于导热散热的热沉金属19时，位于热沉金属19周围的焊盘151与该热沉金属19之间预留有用于走线的第三距离c。可选地，该第三距离c的宽度满足：能够布设一条能通过至少20ma电流的线路，当然可以理解的是，该第三距离c的宽度也可以是满足其他条件，例如，满足：能够布设一条能通过18ma电流的线路、能够布设一条能通过22ma电流的线路、能够布设一条能通过24ma电流的线路等，因此不能将上述示例的数值理解成是对本申请的限制，其宽度应根据具体走线需要而设计。其中，该热沉金属19的材质为高导热金属材料，例如铜，目的是能让半导体发光芯片产生的热量迅速传导到散热体上。

其中，上述的半导体发光芯片可以是基于半导体发光材料如氮化镓(gan)、氮化铝镓(algan)、氮化铟镓(ingan)、磷化铝铟镓(algainp)、等制成的半导体发光芯片，如led芯片。

如图7和图8所示，本申请实施例还提供了一种利用上述的封装基板10封装半导体发光芯片23形成的半导体器件20。该半导体器件20包括：围坝21、半导体发光芯片23、胶层25和上述的封装基板10。其中，图7为半导体器件20的结构示意图，图8为半导体器件20的爆炸示意图。

其中，所述围坝21位于所述封装基板10的第一表面，所述围坝21包括与所述线路结构13的线路单元数量及位置对应的容纳腔，也就是说，当线路结构13具有2个线路单元时，该围坝21只具有2个与之对应的容纳腔，当线路结构13具有3个线路单元时，该围坝21只具有3个与之对应的容纳腔，以此类推。此外，可以理解的是，容纳腔的数量也可以不与线路单元的数量一一对应，例如，一个容纳腔内可以对应有多个(2个及以上)的线路单元，例如，当线路结构13具有2个线路单元时，该围坝21可以只具有1个容纳腔。又例如，当线路结构13具有3个线路单元时，该围坝21可以具有1个容纳腔或者2个容纳腔，其中，当有2个容纳腔时，一个容纳腔内对应有1个线路单元，另一个容纳腔内对应有2个线路单元。又例如，当线路结构13具有4个线路单元时，该围坝21可以具有1个容纳腔、2个容纳腔或者3个容纳腔，其中，当有3个容纳腔时，有两个容纳腔内对应有1个线路单元，还有一个容纳腔内对应有2个线路单元，当有2个容纳腔时，一个容纳腔内可以对应有1个线路单元，相应地，另一个容纳腔内对应有3个线路单元，或者两个容纳腔内均对应有2个线路单元。也就是说，该种实施方式下，容纳腔的数量与线路单元的数量可以不存在一一对应关系。

其中，一个所述容纳腔内对应安装有一组与该容纳腔内的线路单元电连接的半导体发光芯片23，每个所述容纳腔内均设置有用于覆盖对应的半导体发光芯片23的胶层25。其中，围坝21材料可以是具备高反射率的材料如陶瓷，或者也可以是高分子材料如pc材料、pp材料等。其中，所述胶层25为荧光胶层、透明胶层和色温胶层的至少一种。其中，图8示出的适用于垂直芯片的双通道(即具有2个线路单元)的半导体器件20。其中，图8中与半导体发光芯片23连接的线为连接芯片p/n极与基板顶部线路的金线。

其中，当该围坝21的容纳腔的数量为至少两个时，该半导体器件20可以设计成多色温(2种及以上的色温)的半导体器件20。例如，有至少一个所述容纳腔内覆盖的所述胶层25与其余所述容纳腔内覆盖的所述胶层25不同。为了便于理解，下面举例进行说明，当该围坝21的容纳腔的数量为多个(2个及以上)，通过使每个容纳腔内覆盖的胶层25不同，如使不同容纳腔内覆盖的胶层25的材质不同，即可设计成多色温的半导体器件20。例如，围坝21的容纳腔的数量为2个时，通过使每个容纳腔内覆盖的胶层25不同，即可设计成多色温的半导体器件20。

其中，由于该半导体器件20的线路可以通过封装基板10的底部预留的空间进行走线，使得多个半导体器件20在排列组合时，无需在pcb板上预留太多的走线空间，使得各个半导体器件20能够紧邻排列在pcb板上，更容易实现各种功率及功率密度的色温可调光源模组，同时还能提高pcb板的利用率。

此外，作为另一种实施方式，本申请实施例还提供了一种半导体器件20，包括：半导体发光芯片23、玻璃窗口和上述的封装基板10。所述玻璃窗口位于所述封装基板10的第一表面，且与所述线路结构13的线路单元数量及位置对应，也就是说，当线路结构13具有2个线路单元时，该玻璃窗口的数量为2，且一个玻璃窗口对应一个线路单元；当线路结构13具有3个线路单元时，该玻璃窗口的数量为3，且一个玻璃窗口对应一个线路单元，以此类推。其中，一个所述玻璃窗口内对应安装有一组与该玻璃窗口内的线路单元电连接的所述半导体发光芯片23，每个所述玻璃窗口均用于覆盖对应的半导体发光芯片23。也即，该实施方式下，半导体器件20可以不包括上述的围坝21，而胶层25则采用玻璃窗口来替代。

本申请实施例还提供了一种基于上述的半导体器件20组成的灯源30，如图9和图10所示。该灯源30包括：pcb板31和安装在所述pcb上的多个上述的半导体器件20。其中，多个所述半导体器件20紧邻排列以组成预设形状的阵列，每个所述半导体器件20的线路均通过自身的所述第二表面进行走线与邻接的半导体器件20相连。多个半导体器件20串/并联以满足不同需求的灯源30。其中，由于每个半导体器件20的线路均通过自身的所述第二表面(底部)进行走线，而无需占用pcb上的空间，进而使得多个半导体器件20能够紧邻排列在pcb板31上，以组成预设形状的阵列，极大的提高了pcb板31的利用率，同时，当该灯源30为多色温(2种色温及以上)光源时，由于各个半导体器件20之间因为不用考虑走线的限制，能排列得更加紧密，使得混光效果更好。其中，上述的顶部以及底部是基于附图所示的方位来说的。

其中，需要说明的是，当该灯源30为多色温(2种色温及以上)光源时，可以是通过多个多色温的半导体器件20组合而成，例如由3个双单色温的半导体器件20组合而成；也可以是通过多个单色温的半导体器件20组合而成，例如，该灯源30由3个单色温的半导体器件20组合而成，其中，一个半导体器件20的色温为a，一个半导体器件20的色温为b，一个半导体器件20的色温为c，进而即可形成3色温的光源。

其中，多个所述半导体器件20紧邻排列以组成预设形状的阵列并不限于上述的图9以及图10所示的形状。其中，图9示出的灯源30由6个双色温的半导体器件20组合成的，图10示出的灯源30由10个双色温的半导体器件20组合成的。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。