半导体元件的制造方法与流程

本案是关于一种半导体元件及其制造方法。

背景技术：

在制造半导体元件时采用的两种习知制造制程是沉积及蚀刻制程。例如，沉积制程包括离子束沉积。此等沉积及蚀刻制程是关于元件操作及实体尺寸的基本制程。对沉积及蚀刻制程的各种控制导致包括例如下列的益处：增强的元件特性、改进的元件效能、改进的元件良率等等。因此，需要用于形成期望元件轮廓的准确且精确的沉积及蚀刻制程。

技术实现要素：

在本揭示的一些实施例中，一种方法包括在基板上方形成虚设栅极；在虚设栅极的相对侧壁上形成一对栅极间隔件；移除虚设栅极以在栅极间隔件之间形成沟槽；将第一离子束导引至沟槽的上部，而使沟槽的下部实质上无第一离子束入射；在将第一离子束导引至沟槽期间相对于第一离子束移动基板；以及在沟槽中形成栅极结构。

附图说明

当结合随附附图阅读时，自以下详细描述将很好地理解本揭示的一些实施例。应注意，根据工业中的标准实务，各个特征并非按比例绘制。事实上，出于论述清晰的目的，可任意增加或减小各个特征的尺寸。

图1至图27示出了根据本揭示的一些实施例的制造半导体元件的各个阶段中的方法；

图28a至图30b示出了根据本揭示的一些实施例的制造半导体元件的各个阶段中的方法；

图31是根据本揭示的一些实施例的制造设备的示意图；

图32是根据本揭示的一些实施例示出操作图31中的制造设备的方法的流程图；

图33是根据本揭示的一些实施例示出在图31中的方法期间操作图31中的制造设备的示意图；

图34是根据本揭示的一些实施例示出在图32中的方法期间操作图31中的制造设备的示意图；

图35a至图35c是根据本揭示的一些实施例示出在图32中的方法期间操作图31中的制造设备的示意图；

图36a及图36b是根据本揭示的一些实施例示出在图32中的方法期间操作图31中的制造设备的示意图；

图37是根据本揭示的一些实施例示出操作图31中的制造设备的方法的流程图；

图38a及图38b是根据本揭示的一些实施例的用于形成半导体元件的方法的流程图。

【符号说明】

22衬垫层

24遮罩层

26光阻层

32a沟槽

32b沟槽

32c沟槽

36隔离层

37退火制程

100制造设备

120来源

140栅格组件

141a孔

141b孔

142栅格

142a栅格部分

142b栅格部分

142c栅格部分

144栅格

146栅格

148偏压控制器

160晶圆载物台

161h高密度区域

161l低密度区域

180机构

200制造设备

305隔离结构

310基板

312半导体鳍

314半导体鳍

322虚设介电层

324虚设栅极层

324a虚设栅极

324a-p突起部分

324b虚设栅极

324b-p突起部分

324c虚设栅极

324r残留物

326第一遮罩

328第二遮罩

330保护层

342栅极间隔件

342l下部

342u上部

350源极/漏极结构

355接触蚀刻终止层(cesl)

360层间介电(ild)层

370栅极结构

370u部分

372栅极介电层

374功函数金属层

376填充金属

380蚀刻终止层(esl)

385层间介电层(ild)层

392触点

394触点

400蚀刻终止层(esl)

405层间介电层(ild)层

412触点

414触点

3240侧壁

3240a上部

3240b下部

3242侧壁

3246侧壁

a1第一沉积角度

a2第二沉积角度

a3第一蚀刻角度

a4第二蚀刻角度

i1第一定向离子

i2第二定向离子

i3第一定向离子

i4第二定向离子

m1方法

m2方法

m3方法

o1开口

o2开口

s102方块

s104方块

s106方块

s108方块

s109方块

s112方块

s114方块

s116方块

s118方块

s119方块

s202方块

s204方块

s206方块

s208方块

s210方块

s212方块

s214方块

s216方块

s218方块

s220方块

s222方块

s224方块

s226方块

s230方块

s232方块

s234方块

s236方块

s238方块

s240方块

s242方块

s244方块

s246方块

s248方块

s250方块

s252方块

s254方块

s256方块

s258方块

t1沟槽

t2沟槽

wf晶圆

具体实施方式

以下揭示内容提供许多不同实施例或实例，以便实施所提供标的的不同特征。下文描述部件及布置的具体实例以简化本揭示的实施例。当然，此等仅为实例且并不意欲为限制性。例如，以下描述中在第二特征上方或第二特征上形成第一特征可包括以直接接触形成第一特征及第二特征的实施例，且亦可包括在第一特征与第二特征之间形成额外特征以使得第一特征及第二特征可不处于直接接触的实施例。此外，本揭示的实施例可在各个实例中重复元件符号及/或字母。此重复是出于简便性及清晰的目的且本身并不指示所论述的各个实施例及/或配置之间的关系。

另外，为了便于描述，本文可使用空间相对性术语(诸如“之下”、“下方”、“下部”、“上方”、“上部”及类似者)来描述诸图中所示出的一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了诸图所描绘的定向外，空间相对性术语意欲包含使用或操作中元件的不同定向。设备可经其他方式定向(旋转90度或处于其他定向)且由此可类似解读本文所使用的空间相对性描述词。

可以由本申请案的一或多个实施例改进的元件的实例是半导体元件。例如，此种元件可是鳍式场效晶体管(finfet)元件。以下揭示将用finfet实例继续以说明本申请案的各个实施例。然而，将理解，本申请案不应限于特定类型的元件。

鳍可通过任何适宜方法图案化。如，鳍可使用一或多个光微影制程(包括双图案化或多图案化制程)来图案化。大体上，双图案化或多图案化制程结合光微影及自对准的制程，从而允许产生具有例如与可另外使用单个、直接光微影制程获得的间距相比较小的间距的图案。例如，在一个实施例中，牺牲层在基板上方形成并且使用光微影制程图案化。间隔件使用自对准制程在图案化的牺牲层旁边形成。随后移除牺牲层，并且可随后使用剩余间隔件来图案化鳍。

图1至图27示出了根据本揭示的一些实施例的制造半导体元件的各个阶段中的方法。

参考图1。图示了具有基板310的晶圆wf。在一些实施例中，基板310包括硅。或者，基板310可包括锗、锗硅、砷化镓或其他适当半导体材料。亦或者，基板310可包括磊晶层。例如，基板310可具有覆盖主体半导体的磊晶层。另外，基板310可为了效能增强而经受应变。例如，磊晶层可包括与主体半导体不同的半导体材料，诸如覆盖主体硅的锗硅层或覆盖主体锗硅的硅层。此种应变基板可通过选择性磊晶生长(seg)形成。此外，基板310可包括绝缘体上半导体(soi)结构。亦或者，基板310可包括埋入介电层，诸如埋入氧化物(box)层，诸如通过布植氧分离(simox)技术、晶圆结合、seg或其他适当方法形成的层。

衬垫层22及遮罩层24可在基板310上形成，并且接着在遮罩层24上形成图案化的光阻层26。衬垫层22可是薄膜，例如，此薄膜包括使用热氧化制程形成的氧化硅。衬垫层22可用作基板310与遮罩层24之间的粘附层。衬垫层22亦可用作蚀刻终止层，用于蚀刻遮罩层24。在一些实施例中，遮罩层24由氮化硅形成，例如，使用低压化学气相沉积(lpcvd)。在一些其他实施例中，遮罩层24通过热氮化硅、电浆增强化学气相沉积(pecvd)、或电浆阳极氮化来形成。遮罩层24可在后续光微影制程期间用作硬遮罩。在一些实施例中，图案化的光阻层26可通过例如下列形成：通过适宜制程(诸如旋涂技术)在遮罩层24上方沉积光阻层，此适宜制程可包括在涂覆之后烘焙光阻层。光阻层可包括阳性类型或阴性类型的光阻材料。例如，光阻层包括聚(甲基丙烯酸甲酯)(pmma)。随后，光阻层经历曝光制程。例如，将光阻层穿过具有预定义图案的遮罩(光罩或主光罩)暴露至辐射能，诸如紫外(uv)辐射，从而导致图案化的光阻层26包括光阻层的暴露区域。

参考图2。图案化遮罩层24、衬垫层22、及基板310。在一些实施例中，经由光阻剂26蚀刻遮罩层24及衬垫层22，从而暴露下层基板310。随后蚀刻暴露的基板310，从而形成沟槽32a、32b、及32c。基板310在相邻沟槽32a、32b、及32c之间的剩余部分形成半导体鳍312及314。在蚀刻基板310之后，移除光阻剂26(参见图1)。在一些实施例中，可执行清洁制程以移除基板310的原始氧化物。例如，清洁制程可使用稀释的氢氟(hf)酸执行。

沟槽32a具有宽度wa，沟槽32b具有宽度wb，并且沟槽32c具有宽度wc。在一些实施例中，在宽度wa与wb之间的差异低于在宽度wb与wc之间的差异。例如，宽度wa及wb实质上相同，并且宽度wc大于宽度wa及wb。换言之，沟槽32c具有与沟槽32a及32b的横向大小相比较大的横向大小。在本文中，术语“实质上相同”指示在宽度wa与wb之间的差异是在10％内。

参考图3。隔离层36在基板310上方形成。在一些实施例中，隔离层36实质上填充沟槽32a至32c。填充方法可选自旋涂、可流动化学气相沉积(fcvd)、及类似者。隔离层36可包括高度可流动材料，此等材料趋于流动到沟槽32a至32c中，以便实质上填充沟槽32a至32c。

在一些实施例中，隔离层36包括旋涂玻璃，此旋涂玻璃可包括si-o-n-h。在替代实施例中，隔离层36包括可流动氧化物，此可流动氧化物可包括si-o-n-h、si-c-o-n-h、或类似者。高度可流动材料趋于(尽管不一定)具有高收缩率。因此，当经固化、退火、及/或凝固时，隔离层36可具有高收缩率。在一些实施例中，隔离层36具有大于约10％、或在约10％与约30％之间的收缩率。在其他实施例中，当经固化、退火、及/或凝固时，隔离层36具有小收缩率，例如，小于约10％、或小于约5％。

参考图4。退火制程37在隔离层36上执行。由于退火制程37，隔离层36凝固。在替代实施例中，隔离层36通过与退火制程37分开的固化制程来凝固。在一些实施例中，退火制程37在约500℃与约1,200℃之间的温度下执行，尽管可使用不同温度。例如，退火制程37可执行达约30分钟与约120分钟之间的时段。

参考图5。部分移除隔离层36(参见图4)以形成隔离结构305作为半导体鳍312与314之间的浅沟槽隔离(sti)。在一些实施例中，执行平坦化制程(诸如化学机械抛光(cmp))以移除隔离层36、遮罩层24、及衬垫层22，直至暴露出半导体鳍312及314的顶表面。其后，执行回蚀制程以部分移除隔离层36，直至半导体鳍312及314的上部从隔离层36的顶表面突起。剩余的隔离层36被称为隔离结构305。

参考图6。虚设介电层322在基板310上方形成并且覆盖半导体鳍312及314。虚设介电层322可例如是氧化硅、氮化硅、其组合、或类似者，并且可根据可接受的技术沉积或热生长。虚设栅极层324在虚设介电层322上方形成。虚设栅极层324可在虚设介电层322上方形成并且随后平坦化，诸如通过cmp。虚设栅极层324可包括多晶硅(聚-si)或多晶锗硅(聚-sige)。另外，虚设栅极材料层324可是具有均匀或不均匀掺杂的掺杂多晶硅。

第一遮罩326及第二遮罩328可在虚设栅极层324上方沉积。第一遮罩326及第二遮罩328(在以后制程中的蚀刻制程期间用作硬遮罩层)可包括氧化硅、氮化硅及/或氮氧化硅。第一遮罩326的材料可与第二遮罩328的材料不同。例如，由氧化硅制成的第一遮罩326可位于由氮化硅制成的第二遮罩132下方。

参考图7a及图7b，其中图7b是沿着图7a的线b-b的横截面图。图案化虚设栅极层324(参见图6)以形成虚设栅极324a、324b、及324c。例如，遮罩326及328可使用可接受的光微影及蚀刻技术图案化。遮罩326及328的图案可转移到虚设栅极层324(例如，通过使用可接受的蚀刻制程)来蚀刻未由遮罩326及328覆盖的虚设栅极层324，以形成虚设栅极324a、324b、及324c。虚设栅极324a、324b、及324c覆盖半导体鳍312及314的相应通道区域。虚设栅极324a、324b、及324c亦可具有纵向方向，此纵向方向实质上垂直于半导体鳍312及314的纵向方向。虚设介电层322及虚设栅极层324可包括足够的对蚀刻制程的蚀刻选择性，使得虚设介电层322在蚀刻虚设栅极层324之后余留。亦即，与虚设栅极层324相比，虚设介电层322可包括对蚀刻剂的较高蚀刻抗性。在一些实施例中，虚设栅极324a、324b、及324c通过各向异性蚀刻形成，诸如反应性离子蚀刻(rie)制程。

如图7b所示，在形成虚设栅极324a至324c之后，相应地，沟槽t1在虚设栅极324a与324b之间形成，并且沟槽t2在虚设栅极324b与324c之间形成。在一些实施例中，沟槽t2具有大于沟槽t1的大小。例如，在虚设栅极324b与324c之间的间隔s2比在虚设栅极324a与324b之间的间隔s1宽。换言之，沟槽t2的深宽比低于沟槽t1的深宽比。在本文中，术语“深宽比”指示沟槽的高度与宽度的比率。由于在虚设栅极324a与324b之间的距离小于元件的其他区域，间隔s1可以被称为元件的致密区域。

在一些实施例中，在蚀刻制程之后，虚设栅极324a及324b分别包括暴露至沟槽t1的突起部分324a-p及324b-p。这是由于沟槽t1具有相对较高的深宽比，与流入元件的其他较宽区域(例如，沟槽t2)中相比，用于蚀刻虚设栅极层324的蚀刻剂更难以流入沟槽t1中，这导致虚设栅极324a及324b的不完全图案化。由此，由于不完全移除，突起部分324a-p及324b-p是虚设栅极层324的剩余部分。在一些实施例中，突起部分324a-p及324b-p的高度低于半导体鳍312的顶表面(以虚线绘制)。

参考图8a及图8b，其中图8b是沿着图8a的线b-b的横截面图。执行定向沉积制程以在基板310上方形成保护层330。在一些实施例中，形成保护层330以覆盖虚设栅极324a至324c以及虚设介电层322。如图8b所示，然而，保护层330不覆盖突起部分324a-p及324b-p、以及虚设介电层322在沟槽t1内的部分，这将在下文更详细描述。在一些实施例中，保护层330可是包括氟碳(例如，-c-cf2)的聚合物、或适宜材料，此适宜材料在下文论述的定向蚀刻制程期间提供相对于虚设栅极324a至324c的充足蚀刻选择性。

使用定向离子执行定向沉积制程，此等定向离子从电浆提取并且以关于晶圆表面的法线方向n(参见图31)的斜角导引至晶圆wf，如下文更详细描述。例如，在图8b中以虚线绘制的箭头指示离子束入射到晶圆wf上以形成保护层330的方向。

图31是根据本揭示的一些实施例的制造设备100的示意图。图32是根据本揭示的一些实施例的定向沉积制程的方法m1的流程图。参考图8b、图31、及图32。在一些实施例中，晶圆wf可经历在图31的制造设备100中并且使用图32的方法m1的沉积制程。

方法m1从方块s102开始，此处晶圆设置在制造设备中。图31所示的制造设备100包括来源120、栅格组件140、关于来源120及栅格组件140设置的晶圆载物台160、以及机构180。为了说明，晶圆载物台160设置在来源120及栅格组件140的前面，并且栅格组件140设置在来源120与晶圆载物台160之间。

在一些实施例中，来源120用以提供至少一个离子束，为了说明，包括待在晶圆wf上沉积的离子，晶圆wf在晶圆载物台160上定位。在一些实施例中，来源120是电浆源，并且离子由电浆源产生。栅格组件140用以导引由来源120提供的至少一个离子束，并且将此离子束发送到在晶圆载物台160上定位的晶圆wf。晶圆载物台160位于距离栅格组件140一预定距离处。例如，晶圆载物台160位于距离栅格组件140约0.5cm(厘米)至约50cm的范围处。在图31中晶圆载物台160与栅格组件140之间的距离是出于说明目的而给出。在晶圆载物台160与栅格组件140之间的各种距离是在本揭示的实施例的预期范畴内。

方法m1继续进行到方块s104，此处决定第一沉积角度。如上文提及，以关于晶圆表面的法线方向n的斜角将定向离子导引至晶圆wf。由此，晶圆wf沿着x轴倾斜，使得法线方向n与定向离子形成第一角度a1(称为第一沉积角度a1，并且参见图8b)。沉积角度a1大于0并且小于约90°。例如，晶圆载物台160以约0°至约90°的角度范围朝向栅格组件140倾斜，或晶圆载物台160以约0°至约90°的角度范围远离栅格组件140倾斜。第一沉积角度a2通过沟槽t2的深宽比决定。若第一沉积角度a2过大，则定向离子可能不能够到达沟槽t2的底部；若第一沉积角度a2过小，则定向离子可能不在虚设栅极324a-324c的侧壁上沉积。

图33是示出在图32中的方法m1期间操作图31中的制造设备100的示意图。为了在图33中说明，每个虚线矩形指示在x轴方向的视图中晶圆wf的位置。当晶圆载物台160沿着x轴方向旋转时，虚线矩形的迹线在图33中旋转。图33进一步示出晶圆wf在x轴方向上不具有偏移。换言之，晶圆载物台160仅可在y-z平面上旋转。图33所示的晶圆载物台160的旋转轴是出于说明目的而给出。晶圆载物台160的各个旋转轴是在本揭示的实施例的预期范畴内。

在图33中，在一些其他实施例中，在晶圆wf接收离子束时晶圆载物台160不旋转。以不同方式解释之，在晶圆wf开始接收离子束之前，晶圆载物台160以预定角度顺时针倾斜。在一些其他实施例中，在晶圆wf开始接收离子束之前，晶圆载物台160以预定角度逆时针倾斜。在替代实施例中，在晶圆wf开始接收离子束之前，晶圆载物台160以预定角度逆时针倾斜，并且在晶圆wf接收离子束之前，以相同的预定角度顺时针倾斜。在一些实施例中，当晶圆载物台160旋转时晶圆wf不接收离子束。

方法m1继续进行到方块s106，此处将第一定向离子导引至晶圆。第一定向离子i1在图9b中图示。图34是根据本揭示的一些实施例操作图31中的制造设备100的示意图。关于图31的实施例，为了便于理解，在图34中的相似元件用相同元件符号指代。参考图32及图34。如上文提及，来源120用以提供至少一个离子束，为了说明，包括待沉积在晶圆wf上的离子，晶圆wf在晶圆载物台160上定位。在一些实施例中，来源120是电浆源。离子束通过来源120产生。换言之，离子束从来源120中的电浆提取。例如，为了沉积硼(b)，将气体氟化硼(bf3)供应到来源120。来源120采用电气激发来形成电浆，此电浆可包括，获自分馏源化合物的数种离子物质，包括待沉积的期望物质(例如，b⁺)。

如上文论述，来源120的输出及功能是出于说明目的而给出。来源120的各种输出及功能是在本揭示的实施例的预期范畴内。例如，在各个实施例中，来源120提供离子束以对晶圆wf执行蚀刻制程，以便在晶圆载物台160上形成具有期望轮廓的半导体结构。

栅格组件140实质上在z轴方向上导引离子束，此z轴方向指示如图31所示的水平方向。在一些实施例中，栅格组件140包括若干栅格，在图31中为了说明，此等栅格包括栅格142、栅格144、及栅格146。栅格142、栅格144、及栅格146关于来源120设置。为了在图31中说明，栅格142邻近来源120设置，栅格146邻近晶圆载物台160设置，并且栅格144在栅格142与栅格146之间设置。在图31中示出的栅格的量是出于说明目的而给出。栅格组件140中的栅格的各种量是在本揭示的实施例的预期范畴内。

在一些实施例中，在栅格组件140中的每个栅格包括若干栅格部分及孔。为了在图31中说明，栅格142包括彼此分开的栅格部分142a、142b、及142c，在栅格部分142a与142b之间布置的孔141a，以及在栅格部分142b与142c之间布置的孔141b。为了在图31中说明，栅格144及栅格146具有与栅格142相同的构造，并且由此，在本文中不进一步详述栅格144及栅格146的构造。

为了便于论述，图31示出了栅格142、栅格144、及栅格146的每一个的三个栅格部分及两个孔。在图31中的栅格部分及孔的量是出于说明目的而给出。栅格部分及孔的各种量是在本揭示的实施例的预期范畴内。

在一些实施例中，栅格142用以耦接到正供应电压(未图示)，并且因此栅格142用以控制离子束的电位。在一些实施例中，栅格142与如上文论述的电浆接触而设置。由此，在一些实施例中，栅格142被称为“遮幕”。在一些实施例中，栅格142经构造为控制如上文论述的电浆的电极。由此，在一些实施例中，栅格142亦称为“阳极”。

在一些实施例中，栅格144用以耦接到负供应电压(未图示)，并且栅格144用以导引离子束。离子束从栅格142朝向栅格144导引。在一些实施例中，栅格144用以根据负供应电压加速离子束。在一些实施例中，栅格144被称为“加速器”。

在一些实施例中，栅格146用以耦接到接地(未图示)，并且栅格146用以减速从栅格144导引的离子束。在一些实施例中，栅格146被称为“减速器”。在一些其他实施例中，栅格146用以耦接到可调节电压，如图36a及图36b所示并且将在下文论述。

为了在图31及图34中说明，离子束经由孔141a及141b行进穿过栅格142，此等孔在栅格142的栅格部分142a-142c之间布置。接下来，离子束归因于施加在栅格144上的负电压而加速，并且经由在栅格144的栅格部分之间布置的孔行进穿过栅格144。随后，离子束归因于施加在栅格146上的接地电位而减速，并且经由在栅格146的栅格部分之间布置的孔而行进穿过栅格146。由此，离子束由栅格组件140实质上沿着z轴方向导引。在一些实施例中，晶圆载物台160用以接收晶圆wf，用于通过导引的离子束执行制程。

在一些实施例中，栅格142、栅格144、及栅格146的孔用以最佳化对离子束的限制，同时导引从来源120提取的离子。栅格142、栅格144、及栅格146的孔大小在约0.1mm(毫米)至约10mm之间变化。图31中的孔大小是出于说明目的而给出。孔的各种大小是在本揭示的实施例的预期范畴内。

在一些实施例中，如上文论述，离子束由栅格组件140实质上沿着z轴方向朝向由晶圆载物台160固持的晶圆wf导引，因此，离子束穿过栅格组件140的孔行进到晶圆wf。由此，到达晶圆wf的离子束的图案与栅格组件140的孔的图案相关联。由此，晶圆wf包括与栅格组件140的孔的图案相关联的高密度区域161h及低密度区域161l。与低密度区域161l相比，存在相对更多的离子行进到高密度区域161h。换言之，与高密度区域161h相比，低密度区域161l具有较少到达离子。

在一些实施例中，与孔大小及在栅格组件140与晶圆载物台160之间的距离相关联，高密度区域161h及低密度区域161l在晶圆161上的分布对应于栅格组件140的孔。图34所示的高密度区域161h及低密度区域161l在晶圆161上的分布是出于说明目的而给出。高密度区域161h及低密度区域161l在晶圆161上的各种分布是在本揭示的实施例的预期范畴内。

为了在图34中说明，离子束通过栅格组件140导引并且具有偏离z轴方向的小角度。与导引的离子束的z轴方向的偏离对应于栅格142、栅格144、及栅格146的间隔以及在栅格组件140与晶圆载物台160之间的距离。与图34所示的导引的离子束的z轴方向的偏离是出于说明目的而给出。与导引的离子束的z轴方向的各种偏离是在本揭示的实施例的预期范畴内。

在一些方法中，当对晶圆执行分布时，携带晶圆的晶圆载物台仍经维持并且不可移动及旋转。由此，晶圆上具有不均匀处理的区域，包括如上文出于在图34中说明的目的而论述的高密度区域161h及低密度区域161l。本揭示的实施例通过控制(偏移)高密度区域161h及低密度区域161l随时间的位置解决了现有方法中的问题，如下文更详细描述。

在一些实施例中，方法m1继续进行到方块s108，此处当第一定向离子入射晶圆时，晶圆相对于栅格组件移动。图35a至图35c是根据本揭示的一些实施例示出在图32中的方法m1期间操作图31中的制造设备的示意图。参考图34及图35a至图35c。在一些实施例中，晶圆载物台160可在第一方向(例如，x方向)、第二方向(例如，y方向)、或其组合上移动。随着晶圆载物台160的移动，在晶圆载物台160上定位的晶圆wf亦可在x轴方向(参见图35b)、y轴方向(参见图35a)、或其组合上移动。在一些实施例中，晶圆载物台160可在x轴及y轴方向上同时移动(诸如图35c所示的圆形移动)。

在一些实施例中，晶圆载物台160耦接到机构180，此机构辅助晶圆载物台160移动。为了在图34中说明，晶圆wf依照机构180的辅助而移动及/或旋转。在一些实施例中，机构180用以通过线性运动系统辅助晶圆载物台160移动。例如，机构180包括二维线性马达系统，此系统辅助晶圆载物台160在x轴方向及y轴方向上移动。在一些其他实施例中，机构180用以通过滚珠螺杆系统辅助晶圆载物台160移动。在一些进一步实施例中，机构180用以通过圆形或线性齿轮系统辅助晶圆载物台移动。上文论述的机构180是出于解释目的，各种机构180是在本揭示的实施例的预期范畴内。例如，机构包括线性马达系统、滚珠螺杆、及圆齿轮的组合以辅助晶圆载物台160移动及旋转。

在一些其他实施例中，栅格组件140可在第一方向(x轴方向)、第二方向(y轴方向)、第三方向(z轴方向)、或其组合上移动。当栅格组件140移动时，晶圆载物台160可由此移动或静止。只要晶圆wf相对于栅格组件140移动，实施例就落入本揭示的实施例内。

与上文提及的方法相比，在本揭示的实施例中携带晶圆wf的晶圆载物台160可移动，同时保持晶圆wf的凹口处于相同取向(参见图35a至图35c)，并且由此，晶圆wf上具有更均匀的离子分布。例如，利用可移动及/或可旋转的晶圆载物台160，如上文论述的低密度区域161l的位置空间移动到高密度区域161h的位置。由此，低密度区域161l可以移动到接收并且进一步处理更多离子的位置，使得能够均匀地处理晶圆wf。

为了在图35a中说明，每个虚线圆指示在图34中的z轴方向的视图中的晶圆wf的对应位置。当晶圆载物台160沿着y轴方向移动时，虚线圆的迹线在图35a中上下移动。图35a进一步示出晶圆wf在x轴方向或z轴方向上不具有偏移。换言之，晶圆载物台160仅可在图34中的y轴方向上移动。在一些实施例中，针对待由离子束处理的晶圆wf，携带晶圆wf的晶圆载物台160在y轴方向上连续且线性地前后移动，并且由此，晶圆载物台160的移动在一些实施例中被称为“y轴线性扫描”。在一些实施例中，晶圆载物台160的移动距离与在如上文论述的栅格组件140的栅格部分中布置的孔间距离相比较短、相等、或较长。

为了在图35b中说明，每个虚线圆指示在图34中的z轴方向的视图中的晶圆wf的对应位置。当晶圆载物台160沿着x轴方向移动时，虚线圆的迹线在图35b中左右移动。图35b进一步示出晶圆wf在y轴方向或z轴方向上不具有偏移。换言之，晶圆载物台160仅可在图34中的x轴方向上移动。在一些实施例中，针对待由离子束处理的晶圆wf，携带晶圆wf的晶圆载物台160在x轴方向上连续且线性地前后移动，并且由此，晶圆载物台160的移动在一些实施例中被称为“x轴线性扫描”。在一些实施例中，晶圆载物台160的移动距离与在如上文论述的栅格组件140的栅格部分中布置的孔间距离相比较短、相等、或较长。

为了在图35c中说明，每个虚线圆指示在图34中的z轴方向的视图中的晶圆wf的位置。在图35c中的虚线圆的迹线进一步示出晶圆wf在z轴方向上不具有偏移。换言之，晶圆载物台160仅可在x轴方向、y轴方向、或其组合上移动。在一些实施例中，针对待由离子束处理的晶圆wf，携带晶圆wf的晶圆载物台160在xy平面上作圆形移动，为了说明，偏离z轴，并且由此，晶圆载物台160的移动在一些实施例中被称为“偏轴晶圆旋转”。在一些实施例中，晶圆载物台160在具有一半径的圆中圆形移动，此半径与在上文论述的栅格组件140的栅格部分中布置的孔间距离相比较短、相等、或较长。

在一些实施例中，在半导体元件中，栅极结构的纵向方向垂直于半导体鳍的纵向方向。因此，在图35a至图35c中论述的术语“x轴”可被认为与栅极结构的纵向方向对准，诸如虚设栅极324a、324b、及324c的纵向方向。另一方面，术语“y轴”可被认为与半导体鳍的纵向方向对准，诸如半导体鳍312及314的纵向方向。由此，在图35a中，携带晶圆wf的晶圆载物台160可以被认为沿着半导体鳍的纵向方向移动，但不沿着栅极结构的纵向方向移动。类似地，在图35b中，携带晶圆wf的晶圆载物台160可以被认为沿着栅极结构的纵向方向移动，但不沿着半导体鳍的纵向方向移动。

为了说明，包括线性、圆形、及/或旋转移动的以上移动是在相应实施例中示出。以上移动是出于说明目的而给出，并且能够独立地或组合地执行。此外，制造设备100的以上构造是出于说明目的而给出。制造设备100的各种构造是在本揭示的实施例的预期范畴内。例如，在各个实施例中，制造设备100或栅格组件140进一步包括偏压控制器148，此偏压控制器用以偏压栅格146的栅格部分，如下文将参考图36a至图36b论述。

在一些其他实施例中，方法m1继续进行到方块s109，此处当第一定向离子入射到晶圆上时，调谐栅格的栅格部分的偏压。图36a及图36b是根据本揭示的各个实施例的制造设备200的示意图。关于图31的实施例，图36a及图36b中的相似元件为了便于理解用相同元件符号指代。

在一些实施例中，栅格组件140进一步包括偏压控制器148。偏压控制器148用以偏压栅格组件140。在一些实施例中，偏压控制器148用以在栅格部分的每两个相邻部分上提供偏压电压。在一些实施例中，偏压控制器148用以在栅格部分的每两个相邻部分上提供交流(ac)偏压电压。为了便于说明，在图36a及图36b中仅图示一个偏压控制器148。在一些实施例中，偏压控制器148用以在栅格部分的每两个相邻部分上提供可调节电压。为了在图36a及图36b中说明，偏压控制器148用以控制栅格146上的偏压。

上文在图36a及图36b中论述的构造是出于说明目的而给出。栅格组件140或制造设备200的各种构造是在本揭示的实施例的预期范畴内。换言之，为了便于说明，仅图示一个偏压控制器148并且其构造如同在图36a及图36b中的构造。然而，熟悉此项技术者将理解偏压控制器148的各种量及构造是在本揭示的实施例的预期范畴内。例如，存在两个偏压控制器148，每个偏压控制器为如图36a及图36b所示的栅格146的栅格部分的两个相邻部分提供偏压。

出于在图36a及图36b中说明的目的，偏压控制器148耦接到栅格146。偏压控制器148在栅格146的每两个相邻栅格部分上提供交流偏压电压。如图36a中示出，因为栅格146的栅格部分上的电位差，在栅格146的上侧中的离子束偏离。离子束趋于朝向具有较低电位的栅格部分导引。对应地，因为栅格146的栅格部分上的电位差，在栅格146的下侧中的离子束亦偏离。

如图36b中示出，因为栅格146的栅格部分上的电位差，在栅格146的上侧中的离子束偏离。离子束趋于朝向具有较低电位的栅格部分导引。对应地，因为栅格146的栅格部分上的电位差，在栅格146的下侧中的离子束亦偏离。

上文论述的栅格组件140的电位分布是出于说明目的而给出。栅格组件140上的电位的各种分布是在本揭示的实施例的预期范畴内。

类似地，偏压控制器148控制/调谐栅格部分(参见图36a及图36b)的电位，并且由此，晶圆wf上具有更均匀的离子分布。例如，随着栅格部分的电位周期性改变，如上文论述的低密度区域161l的部分空间上移动到高密度区域161h的部分。由此，低密度区域161l可以移动到接收及进一步处理更多离子的位置，使得能够均匀地处理晶圆wf。

方法m2继续进行到方块s112，此处来源停止提供第一定向离子。在一些实施例中，当第一定向离子i1在虚设栅极324a-324c的侧壁的一侧上沉积以形成保护层320的一部分时，来源120停止沉积制程，并且不存在由来源120产生的离子。

方法m2继续进行到方块s114，此处决定第二沉积角度a2。在一些实施例中，第一沉积角度a1及第二沉积角度a2具有相同值但有相反方向。亦即，a2实质上等于-a1。在一些实施例中，如图33所示，晶圆wf可以再次倾斜，使得法线n及随后形成的第二定向离子i2形成第二沉积角度a2。在一些其他实施例中，如图34所示，晶圆wf可以沿着z轴方向旋转约180度，使得法线n及随后形成的第二定向离子i2形成第二沉积角度a2。

方法m2继续进行到方块s116，此处将第二定向离子导引至晶圆。在图8b中图示第二定向离子i2。在一些实施例中，方法m1继续进行到方块s118，此处当第二定向离子入射到晶圆上时，晶圆相对于栅格组件移动。在一些其他实施例中，方法m1继续进行到方块s119，此处当第二定向离子入射到晶圆上时，调谐栅格的栅格部分的偏压。由于方块s118及s119的细节与方法m1的方块108及109中描述的彼等类似，其详细描述在本文中不再重复。

如上文提及，沟槽t1与晶圆wf的其他区域(例如，沟槽t2)相比是相对更窄的。由此，虚设栅极324a及324b可阻挡入射的离子束，使得第一定向离子i1及第二定向离子i2不可到达沟槽t1的底部。换言之，沟槽t1的底部由虚设栅极324a及324b遮蔽。如图9b中示出的实例，第一定向离子i1及第二定向离子i2不可到达突起部分324a-p及324b-p、以及虚设介电层322在沟槽t1内的部分。因此，因为入射的离子束不到达此区域以导致沉积，突起部分324a-p及324b-p以及虚设介电层322在沟槽t1内的部分不由保护层330覆盖。换言之，定向沉积制程亦可以被称为选择性沉积制程。

在本揭示的一些实施例中，定向沉积制程通过施加第一定向离子i1及第二定向离子i2来执行，以关于垂直于晶圆表面的斜角将此等定向离子导引至晶圆。第一定向离子i1及第二定向离子i2可以由晶圆上的结构阻挡，使得沉积将不在晶圆上的某些区域处发生。因此，可以实现选择性沉积。

参考图9a及图9b，其中图9b是沿着图9a的线b-b的横截面图。执行蚀刻制程以移除虚设栅极324a及324b的突起部分324a-p及324b-p(参见图8a及图8b)。在一些实施例中，保护层330对蚀刻制程的蚀刻剂具有较高抗性，以便保护由保护层330覆盖的下层。如上文提及，突起部分324a-p及324b-p以及虚设介电层322在沟槽t1内的部分不由保护层330覆盖，使得蚀刻制程的蚀刻剂可以移除暴露的突起部分324a-p及324b-p以及虚设介电层322在沟槽t1内的部分。在蚀刻制程之后，隔离结构305的一部分由沟槽t1暴露出，而隔离结构305的其他部分保持由虚设介电层322覆盖。在一些实施例中，在图9a及图9b中描述的蚀刻制程是各向同性蚀刻制程，诸如湿式蚀刻。

参考图9c，其中图9c具有如图9b的横截面。在一些其他实施例中，在蚀刻突起部分324a-p及324b-p(参见图8a及图8b)期间，可过度蚀刻虚设栅极324a及324b，并且所得结构在图9c中图示。虚设栅极324a面向虚设栅极324b的侧壁3240具有上部3240a及下部3240b。在蚀刻制程之后，侧壁3240的上部3240a实质上笔直且垂直于基板310，这是由于在蚀刻制程期间此上部由保护层330保护。然而，由于蚀刻制程，侧壁3240的下部3240b具有凹面。另一方面，在蚀刻制程之后，虚设栅极324a背对虚设栅极324b的侧壁3242完全笔直并且垂直于基板310，因为侧壁3242在蚀刻制程期间由保护层330保护。换言之，虚设栅极324a包括上部及在上部下方的下部，其中上部的最小宽度大于下部的宽度。由此，虚设栅极324a的侧壁3240及3242具有不对称轮廓。类似地，虚设栅极324b具有面向虚设栅极324a的侧壁3244以及背对虚设栅极324a的侧壁3246。虚设栅极324b的侧壁3244及侧壁3246具有与虚设栅极324a的侧壁3240及侧壁3242类似的特性，并且因此相关结构细节在后文将不再重复。虚设栅极324c的相对侧壁具有实质上对称的轮廓。

在一些实施例中，因为突起部分324a-p及324b-p在晶圆wf的致密区域中形成，在突起部分324a-p及324b-p之间的距离可过于紧密以导致随后制程中的短路问题。因此，执行定向沉积制程以形成保护层，此保护层选择性覆盖晶圆wf的一些区域，同时暴露突起部分324a-p及324b-p，并且因此可以执行蚀刻制程以选择性移除不期望的突起部分324a-p及324b-p，同时保持晶圆wf的其他区域实质上无损伤。

参考图10。移除保护层330以暴露虚设栅极324a至324c以及虚设介电层322。在一些实施例中，保护层330可以通过适宜制程移除，诸如干式蚀刻、湿式蚀刻、或其组合。在一些实施例中，在移除保护层330的制程期间使用氢氟酸(稀释hf)溶液。用于移除保护层330的以上蚀刻剂是出于说明目的而给出。用于移除保护层170的各种蚀刻剂是在本揭示的实施例的预期范畴内。

参考图11。移除虚设介电层322未由虚设栅极324a至324c覆盖的部分以暴露半导体鳍312及314。虚设介电层322可以通过适宜制程移除，诸如干式蚀刻制程、湿式蚀刻制程、多步蚀刻制程、或其组合。

参考图12。多个栅极间隔件342在虚设栅极324a-324c的相对侧壁上形成。栅极间隔件342可包括介电材料，诸如sio2、si3n4、sioxny、sic、sicn膜、sioc、siocn膜、及/或其组合。在一些实施例中，栅极间隔件342包括多层，诸如主间隔壁、衬垫(liner)层、及类似者。在一些实施例中，例如，栅极间隔件342可通过在基板310上方沉积间隔毯覆层来形成，并且接着蚀刻制程以移除间隔层的水平部分，并且间隔层余留在虚设栅极324a-324c的侧壁上的部分被称为栅极间隔件342。在一些实施例中，栅极间隔件342可通过cvd制程、sacvd制程、可流动cvd制程、ald制程、pvd制程或其他适宜制程来形成。

参考图13。多个源极/漏极结构350在基板310上方形成。例如，半导体鳍312及314通过适宜制程部分移除，诸如蚀刻。其后，多个源极/漏极结构350分别在剩余的半导体鳍312及314上方形成。可通过执行磊晶生长制程形成源极/漏极结构350，此磊晶生长制程在半导体鳍312及314上方提供磊晶材料。在各个实施例中，源极/漏极结构350可包括ge、si、gaas、algaas、sige、gaasp、sip、或其他适宜材料。

参考图14a及图14b，其中图14b是沿着图14a的线b-b的横截面图。形成接触蚀刻终止层(cesl)355及层间介电(ild)层360。例如，在图13所示的结构上毯覆式形成接触蚀刻终止层(cesl)355，并且随后，层间介电(ild)层360在cesl355上形成。其后，可视情况执行cmp制程以移除ild层360及cesl355的过量材料来暴露虚设栅极324a至324c。在一些实施例中，cmp制程可平坦化ild层360的顶表面与虚设栅极324a至324c、栅极间隔件342、及cesl355的顶表面。cesl355可是介电层，包括氮化硅、氮氧化硅或其他适宜材料。cesl355可使用例如电浆增强cvd、低压cvd、ald或其他适宜技术形成。ild层360可包括与cesl355不同的材料。在一些实施例中，ild层360可包括氧化硅、氮化硅、氮氧化硅、四乙氧基硅烷(teos)、磷硅酸盐玻璃(psg)、硼磷硅酸盐玻璃(bpsg)、低介电常数介电材料、及/或其他适宜介电材料。低介电常数介电材料的实例包括但不限于氟化硅玻璃(fsg)、碳掺杂的氧化硅、非晶氟化碳、聚对二甲苯、双-苯并环丁烯(bcb)、或聚酰亚胺。ild层360可使用例如cvd、ald、旋涂玻璃(sog)或其他适宜技术形成。

参考图15，其中图15具有与图14b相同的横截面位置。移除虚设介电层322以及虚设栅极324a、324b、及324c，使得栅极沟槽tg在一对栅极间隔件342之间形成。在一些实施例中，虚设介电层322及虚设栅极324a、324b、及324c可通过适宜制程移除，诸如干式蚀刻、湿式蚀刻、或其组合。

参考图16。执行定向蚀刻制程以使栅极间隔件342的拐角变圆。定向蚀刻制程可以使用例如如在图31及图33至图36b中论述的制造设备100及200执行。在图16中具有虚线的箭头指示离子束入射到晶圆wf上的方向。更详细而言，以关于垂直于晶圆表面的斜角将定向离子导引至晶圆wf。在一些实施例中，可以将离子束导引至栅极间隔件342的上部342u，以便部分移除栅极间隔件342的上部342u的材料，这继而将使栅极间隔件342的上部342u的拐角变圆。另一方面，如图16中示出，栅极间隔件342的上部342u亦阻挡离子束，使得离子束不可到达栅极间隔件342的下部342l，因此蚀刻制程将不移除栅极间隔件342的下部342l的材料。换言之，栅极间隔件342的下部342l由栅极间隔件342的上部342u遮蔽以防止其被蚀刻。

在蚀刻制程之后，栅极间隔件342具有变圆的顶部拐角。此外，由于蚀刻制程，栅极沟槽tg扩大。然而，因为执行蚀刻制程以部分移除栅极间隔件342的上部342u，同时保持栅极间隔件342的下部342l实质上完无损伤，栅极沟槽tg的顶部具有与栅极沟槽tg的底部的宽度相比较大的宽度。上部342u与下部342l相比较薄。换言之，栅极沟槽tg朝向半导体鳍312渐缩。此外，栅极间隔件342面向沟槽tg的侧壁凸起。在一些实施例中，顶部342u具有弯曲侧壁，此弯曲侧壁与在稍后步骤中形成的栅极结构(例如，图19中的栅极结构370)接触，并且具有与弯曲侧壁相对的笔直侧壁。

在本揭示的一些实施例中，定向蚀刻制程可用于部分移除栅极间隔件，以便扩大在栅极间隔件之间的栅极沟槽的宽度，这将改进以后操作中的间隙填充。

图37是根据本揭示的一些实施例的定向蚀刻制程的方法m2的流程图。参考图16、图31、及图37。方法m2继续进行到方块s102，此处晶圆设置在制造设备中。方法m2继续进行到方块s104，此处决定第一蚀刻角度。第一蚀刻角度a3在图16中图示。另外，第一蚀刻角度a3由栅极沟槽tg的深宽比决定。若第一蚀刻角度a3过大，则定向离子可能不将栅极间隔件342蚀刻到期望轮廓；若第一蚀刻角度a3过小，则定向离子可能导致栅极沟槽tg的底部被蚀刻。方法m2继续进行到方块s106，此处将第一定向离子导引至晶圆wf。第一定向离子i3在图16中图示。在一些实施例中，方法m2继续进行到方块s108，此处当第一定向离子入射到晶圆上时，晶圆相对于栅格组件移动。在一些其他实施例中，方法m2继续进行到方块s109，此处当第一定向离子入射到晶圆上时，调谐栅格的栅格部分的偏压。由于方块s102、s104、s106、s108、及s109的细节在方法m1中描述，其详细描述在本文中不再重复。

方法m2继续进行到方块s112，此处来源停止提供第一定向离子。在一些实施例中，当第一定向离子i3蚀刻图16中的左侧上的栅极间隔件342时，来源120停止沉积制程，并且不存在由来源120产生的离子。

方法m2继续进行到方块s114，此处决定第二蚀刻角度a4。在一些实施例中，第一蚀刻角度a3及第二蚀刻角度a4具有相同值但有相反方向。亦即，a4实质上等于-a3。在一些实施例中，如图33所示，晶圆wf可以再次倾斜，使得法线n及以下形成的第二蚀刻离子i4形成第二沉积角度a4。在一些其他实施例中，如图34所示，晶圆wf可以沿着z轴方向旋转约180度，使得法线n及随后形成的第二定向离子i4形成第二沉积角度a4。

方法m2继续进行到方块s116，此处将第二定向离子导引至晶圆。在图16中图示第二定向离子i4。在一些实施例中，方法m2继续进行到方块s118，此处当第二定向离子入射到晶圆上时，晶圆相对于栅格组件移动。在一些其他实施例中，方法m3继续进行到方块s119，此处当第二定向离子入射到晶圆上时，调谐栅格的栅格部分的偏压。由于方块s118及s119的细节与方法m1的方块s108及109中描述的彼等类似，其详细描述在本文中不再重复。

参考图17。栅极介电层372在栅极沟槽tg中并且在ild层360上方形成。栅极介电层372可包括高介电常数介电质，诸如tio2、hfzro、ta2o3、hfsio4、zro2、zrsio2、lao、alo、zro、tio、ta2o5、y2o3、srtio3(sto)、batio3(bto)、bazro、hfzro、hflao、hfsio、lasio、alsio、hftao、hftio、(ba,sr)tio3(bst)、al2o3、si3n4、氮氧化物(sion)、其组合、或其他适宜材料。

参考图18。执行定向蚀刻制程以回蚀栅极介电层372。定向蚀刻制程可使用例如图31及图33至图36b中论述的制造设备100及200用图37中的方法m2执行。图18中具有虚线的箭头指示离子束入射到晶圆wf上的方向。更详细而言，以关于垂直于晶圆表面的斜角将定向离子导引至晶圆wf。在一些实施例中，离子束可以导引至介电层372(参见图17)的上部，以便移除介电层372的上部来暴露栅极间隔件342的上部342u及ild层360。另一方面，如图18中示出，栅极间隔件342的上部342u亦阻挡离子束，使得离子束不可到达栅极介电层372的下部，因此蚀刻制程将不移除栅极介电层372的下部的材料。换言之，栅极介电层372的下部由栅极间隔件342的上部342u遮蔽以防止被蚀刻。在图18中，栅极介电层372具有与栅极间隔件342的高度相比较低的高度。另外，栅极介电层372的顶部远离基板渐缩。在一些实施例中，栅极介电层372具有高度h1，并且栅极间隔件342在半导体鳍312之上的部分具有高度h2，其中h1/h2大于约0.5并且小于1。若h1/h2小于约0.5，则源极/漏极结构350及随后形成的栅极可能具有短路问题。

在本揭示的一些实施例中，定向蚀刻制程可用于在没有额外遮罩的情况下回蚀栅极介电层，这将减少处理时间并且进一步减少成本。

参考图19。功函数金属层374及填充金属376在栅极沟槽tg(参见图18)中形成。功函数金属层374及填充金属376通过在栅极沟槽tg中且在ild层360上方沉积功函数材料及栅电极层来形成，并且接着执行cmp制程以移除过量的功函数材料及栅电极层，直至暴露出ild层360。栅极介电层372、功函数金属层374、及填充金属376可以共同称为栅极结构370。由于部分移除栅极介电层372，随后形成的功函数金属层374与栅极介电层372及栅极间隔件342的上部342u接触。另外，功函数金属层374覆盖栅极介电层372的顶部。

如上文关于图16论述。因为栅极沟槽tg由定向蚀刻制程扩大，由于栅极沟槽tg的扩大，栅极结构370具有渐缩的轮廓。另一方面，填充金属376的最宽宽度(例如，图19中的部分370u)比栅极介电质372沿着半导体鳍312的纵向方向的最宽宽度大。栅极结构370与栅极间隔件342的上部342u的弯曲侧壁接触。与栅极介电质372相比，功函数金属层374更靠近栅极间隔件342的笔直侧壁。

功函数金属层374可包括n型或p型功函数层。示例性p型功函数金属包括tin、tan、ru、mo、al、wn、zrsi2、mosi2、tasi2、nisi2、wcn、其他适宜p型功函数材料、或其组合。示例性n型功函数金属包括ti、ag、taal、taalc、tialn、tac、tacn、tasin、mn、zr、其他适宜n型功函数材料、或其组合。功函数层可包括多个层。在一些实施例中，填充金属376可包括钨(w)。在一些其他实施例中，填充金属376包括铝(al)、铜(cu)或其他适宜导电材料。

参考图20。蚀刻终止层(esl)380及层间介电层(ild)层385沉积在ild层360上方。esl380可以使用例如电浆增强cvd、低压cvd、ald或其他适宜技术形成。ild层385可包括与cesl380不同的材料。ild层385可使用例如cvd、ald、旋涂玻璃(sog)或其他适宜技术形成。在一些实施例中，esl380及ild层385分别与cesl355及ild层360类似。因此，相关的结构细节在后文将不再重复。esl380与填充金属376、功函数金属层374、及栅极间隔件342接触，但与栅极介电层372分开。

参考图21。蚀刻ild层385、esl380、ild层360、及cesl355以形成开口o1及o2。相应地，开口o1暴露栅极结构370，并且开口o2暴露源极/漏极结构350。可在相同制程中或在单独制程中同时形成开口o1及o2。可使用可接受的光微影及蚀刻技术形成开口。

参考图22。执行定向蚀刻制程以使ild层385的拐角变圆来扩大开口o1及o2。定向蚀刻制程可以使用例如如在图31及图33至图37中论述的制造设备100及200执行。在图22中具有虚线的箭头指示离子束入射到晶圆wf上的方向。更详细而言，以相对于垂直于晶圆表面的斜角将定向离子导引至晶圆wf。在一些实施例中，可以将离子束导引至ild层385的上部，以便部分移除上部ild层385的材料，这继而将使上部ild层385的拐角变圆。另一方面，如图22中示出，上部ild层385亦阻挡离子束，使得离子束不可到达下部ild层385，因此蚀刻制程将不移除下部ild层385的材料。换言之，ild层385的下部由上部ild层385遮蔽以防止被蚀刻。在蚀刻制程之后，ild层385具有变圆的顶部拐角。由此，由于蚀刻制程，开口o1及o2扩大，这将改进随后步骤中的间隙填充。

参考图23。触点392及394分别在开口o1及o2(参见图22)中形成。在一些实施例中，触点392及394的每一个可包括衬垫及导电材料。例如，衬垫(诸如扩散阻障层、粘接层、或类似者)及导电材料形成在开口o1及o2中。在一些实施例中，衬垫可包括钛、氮化钛、钽、氮化钽、或类似者。导电材料可是铜、铜合金、银、金、钨、铝、镍、或类似者。可执行平坦化制程(诸如cmp)以从ild层385的表面移除过量材料。剩余的衬垫及导电材料分别在开口o1及o2中形成触点392及394。可执行退火制程以分别在源极/漏极结构350与触点384之间的界面处形成硅化物。触点394实体及电气耦接到源极/漏极结构350，并且触点392实体及电气耦接到栅极结构370。在图23中，触点392及394的每一个包括具有弯曲(凸起)侧壁的顶部。

参考图24。蚀刻终止层(esl)400及层间介电层(ild)层405沉积在ild层385上方。在一些实施例中，esl400及ild层405分别与cesl355及ild层360类似。因此，相关结构细节在后文将不再重复。

参考图25。蚀刻ild层405及esl400以形成开口o3及o4。相应地，开口o3暴露触点392，并且开口o4暴露触点394。开口o3及o4可使用可接受的光微影及蚀刻技术形成。

参考图26。执行定向蚀刻制程以使ild层405的拐角变圆来扩大开口o3及o4。定向蚀刻制程与图22中描述的彼等类似，并且因此相关细节在后文将不再重复。

参考图27。触点412及414分别在开口o3及o4(参见图26)中形成。相应地，触点414实体及电气耦接到触点394，并且触点412实体及电气耦接到触点392。在一些实施例中，触点412及414与触点392及394类似，并且因此相关结构细节在后文将不再重复。

图28a至图30b示出了根据本揭示的一些实施例的制造半导体元件的各个阶段中的方法。

参考图28a及图28b，其中图28a是沿着图28a的线b-b的横截面图。图28a与图4类似，而在图28与图4之间的差异是图28a中的半导体鳍314由于退火制程而弯曲。如上文关于图4论述，当隔离层36由可流动材料制成时，隔离层36可由于退火制程37而收缩。然而，因为沟槽32c比沟槽32b宽，隔离层36在沟槽32c内的量大于隔离层36在沟槽32b内的量，这导致与在沟槽32b内相比隔离层36在沟槽32c内的较大收缩率。由此，由于隔离层36在沟槽32c内的拉力大于隔离层36在沟槽32b内的拉力，隔离层36在半导体鳍314的相对侧面上的不平衡的收缩率可导致半导体鳍314弯曲(或弯折(bowing))。另一方面，因为沟槽32a及32b具有实质上相同的大小，隔离层36在半导体鳍314的相对侧面上的量实质上相同，这导致隔离层36在沟槽32a及32b内的实质上相同的收缩率。由此，与半导体鳍314的弯曲相比，半导体鳍312的弯曲可较不严重。

参考图29a及图29b，其中图29a是沿着图29a的线b-b的横截面图。图29a与图7a类似，而在图29a与图7a之间的差异是在形成虚设栅极324a至324c之后，虚设栅极层324(参见图3)的残留物324r余留在弯曲半导体鳍314的一侧上。如上文提及，因为虚设介电层322对蚀刻虚设栅极层324的蚀刻剂具有蚀刻抗性，虚设介电层322可以用作遮罩以保护虚设栅极层324垂直地在弯曲半导体鳍314之下的部分不被蚀刻。虚设栅极层324的部分余留在弯曲半导体鳍314之下，被称为虚设栅极层324的残留物324r。

参考图30a及图30b，其中图30a是沿着图30a的线b-b的横截面图。执行定向蚀刻制程以移除弯曲半导体鳍314的侧壁上的残留物324r(参见图29a及图29b)。定向蚀刻制程可以使用例如在图31及图33至图37中论述的制造设备100及200执行。在图30b中具有虚线的箭头指示离子束入射到晶圆wf上的方向。更详细而言，以关于垂直于晶圆表面的斜角将定向离子导引至晶圆wf。

图38a及图38b示出根据一些实施例形成记忆体元件的方法m3。尽管将方法m3示出及/或描述为一系列动作或事件，将了解方法不限于所示出的顺序或动作。因此，在一些实施例中，动作可以与所示出的顺序不同的顺序执行，及/或可同时执行。另外，在一些实施例中，示出的动作或事件可细分为多个动作或事件，此等动作或事件可单独执行或与其他动作或子动作同时执行。在一些实施例中，可省去一些示出的动作或事件，并且可包括其他未示出的动作或事件。

于方块s202处，衬垫层、遮罩层、及图案化的光阻层形成在基板上方。图1示出对应于方块s202中的动作的一些实施例的横截面图。

于方块s204处，遮罩层、衬垫层、及基板经图案化以形成半导体鳍。图2示出对应于方块s204中的动作的一些实施例的横截面图。

于方块s206，隔离层形成在基板上方。图3示出对应于方块s206中的动作的一些实施例的横截面图。

于方块s208处，在基板上执行退火制程。图4、图28a、及图28b示出对应于方块s208中的动作的一些实施例的横截面图。

于方块210处，部分移除隔离层以形成隔离结构。图5示出对应于方块s210中的动作的一些实施例的横截面图。

于方块s212处，虚设介电层及虚设栅极层形成在基板上方。图6示出对应于方块s212中的动作的一些实施例的横截面图。

于方块s214处，图案化虚设栅极层以形成虚设栅极。图7a、图7b、图29a、及图29b示出对应于方块s214中的动作的一些实施例的横截面图。

于方块s216，执行定向蚀刻制程以移除半导体鳍的侧壁上的残留物。图30a及图30b示出对应于方块s216中的动作的一些实施例的横截面图。

于方块s218，执行定向沉积制程以在基板上方形成保护层。图8a及图8b示出对应于方块s218中的动作的一些实施例的横截面图。

于方块s220，执行蚀刻制程以移除虚设栅极的突起部分。图9a至图9c示出对应于方块s220中的动作的一些实施例的横截面图。

于方块s222，移除保护层。图10示出对应于方块s222中的动作的一些实施例的横截面图。

于方块s224，移除未由虚设栅极覆盖的虚设介电层的部分。图11示出对应于方块s224中的动作的一些实施例的横截面图。

于方块s226处，栅极间隔件形成在虚设栅极的相对侧壁上。图12示出对应于方块s226中的动作的一些实施例的横截面图。

于方块s230处，多个源极/漏极结构在基板上方形成。图13示出对应于方块s230中的动作的一些实施例的横截面图。

于方块s232处，形成接触蚀刻终止层(cesl)及第一层间介电(ild)层。图14a及图14b示出对应于方块s232中的动作的一些实施例的横截面图。

于方块s234处，移除虚设介电层及虚设栅极。图15示出对应于方块s234中的动作的一些实施例的横截面图。

于方块s236处，执行定向蚀刻制程以使栅极间隔件的拐角变圆。图16示出对应于方块s236中的动作的一些实施例的横截面图。

于方块s238处，栅极介电层形成在栅极沟槽中且在第一ild层上方。图17示出对应于方块s238中的动作的一些实施例的横截面图。

于方块s240处，执行定向蚀刻制程以回蚀栅极介电层。图18示出对应于方块s240中的动作的一些实施例的横截面图。

于方块s242处，功函数金属层及填充金属形成在栅极沟槽中。图19示出对应于方块s242中的动作的一些实施例的横截面图。

于方块s244处，第一蚀刻终止层(esl)及第二层间介电层(ild)层沉积在第一ild层上方。图20示出对应于方块s244中的动作的一些实施例的横截面图。

于方块s246处，蚀刻第二ild层、第一esl、第一ild层、及cesl以形成开口。图21示出对应于方块s246中的动作的一些实施例的横截面图。

于方块s248处，执行定向蚀刻制程以使第二ild层的拐角变圆来扩大开口。图22示出对应于方块s248中的动作的一些实施例的横截面图。

于方块s250处，触点分别形成在开口中。图23示出对应于方块s250中的动作的一些实施例的横截面图。

于方块s252处，第二蚀刻终止层(esl)及第三层间介电层(ild)层在第二ild层上方沉积。图24示出对应于方块s252中的动作的一些实施例的横截面图。

于方块254处，蚀刻第三ild层及第二esl以形成开口。图25示出对应于方块s254中的动作的一些实施例的横截面图。

于方块s256处，执行定向蚀刻制程以使第三ild层的拐角变圆来扩大开口。图26示出对应于方块s256中的动作的一些实施例的横截面图。

于方块s258处，触点分别形成在开口中。图27示出对应于方块s258中的动作的一些实施例的横截面图。

在本揭示的一些实施例中，一种方法包括：在基板上方形成虚设栅极；在虚设栅极的相对侧壁上形成一对栅极间隔件；移除虚设栅极以在栅极间隔件之间形成沟槽；将第一离子束导引至沟槽的上部，而使沟槽的下部实质上无第一离子束入射；在将第一离子束导引至沟槽期间相对于第一离子束移动基板；以及在沟槽中形成栅极结构。

根据本揭示的一些实施例，其中在该沟槽中形成该栅极结构包含在导引第一离子束之后，在沟槽中且在等栅极间隔件的侧壁上方形成栅极介电质；以及将第二离子束导引至栅极介电质的上部以移除栅极介电质的上部，而使栅极介电质的下部实质上无第二离子束入射。

根据本揭示的一些实施例，进一步包含在导引第二离子束之后，在栅极介电质上方形成功函数金属层，使得功函数金属层与等栅极间隔件的侧壁接触。

根据本揭示的一些实施例，进一步包含在栅极间隔件上方形成一层间介电(ild)层；在ild层中形成开口；以及将第二离子束导引至开口的上部，而使开口的下部实质上无该第二离子束入射。

根据本揭示的一些实施例，其中相对于第一离子束移动基板包含在导引第一离子束期间在直线方向上移动基板。

根据本揭示的一些实施例，其中直线方向与半导体鳍的纵向方向对准。

根据本揭示的一些实施例，其中相对于第一离子束移动基板包含在导引第一离子束期间在圆形方向上移动基板。

在本揭示的一些实施例中，一种方法包括：在基板上方形成半导体鳍；在基板上方形成隔离层并且覆盖半导体鳍；对隔离层执行退火制程，使得在执行退火制程之后弯曲半导体鳍；部分移除隔离层，使得弯曲半导体鳍从剩余隔离层的顶表面突起；在半导体鳍上方形成虚设栅极材料；图案化虚设栅极材料以形成虚设栅极，其中在图案化虚设栅极材料之后，虚设栅极材料的残留物余留在弯曲半导体鳍的第一侧壁上；以及执行定向蚀刻制程以移除虚设栅极材料的残留物。

根据本揭示的一些实施例，进一步包含在形成虚设栅极材料之前形成虚设介电层，其中在图案化虚设栅极材料之后，虚设介电层是在第二半导体鳍与虚设栅极材料的残留物之间。

根据本揭示的一些实施例，其中执行定向蚀刻制程包含以关于基板的顶表面的法线的斜角将离子束导引至基板上。

根据本揭示的一些实施例，其中基板在晶圆载物台上定位；以及通过栅格将离子束导引至基板上，其中执行定向蚀刻制程进一步包含在将离子束导引至基板上期间将偏压电压施加在栅格上并且改变偏压电压。

根据本揭示的一些实施例，其中进一步包含在执行定向蚀刻制程期间沿着虚设栅极的纵向方向移动基板。

在本揭示的一些实施例中，一种半导体元件包括基板，此基板具有半导体鳍、栅极结构、栅极间隔件、及磊晶结构。栅极结构在半导体鳍上方形成，其中栅极结构具有渐缩的轮廓，并且包含栅极介电质、在栅极介电质上方的功函数金属层、以及在功函数金属层上方的填充金属。栅极间隔件是沿着栅极结构的侧壁，其中功函数金属层与栅极介电质及栅极间隔件的顶部接触。磊晶结构是在半导体鳍上方。

根据本揭示的一些实施例，其中栅极间隔件的顶部比栅极间隔件的底部薄。

根据本揭示的一些实施例，进一步包含栅极结构上方的蚀刻终止层，其中栅极介电质由功函数金属层与蚀刻终止层分开。

根据本揭示的一些实施例，其中栅极介电质的顶部远离该基板渐缩。

根据本揭示的一些实施例，其中填充金属的最宽宽度比栅极介电质的最宽宽度宽。

根据本揭示的一些实施例，其中栅极间隔件的顶部具有与栅极结构接触的弯曲侧壁。

根据本揭示的一些实施例，其中栅极间隔件的顶部具有与弯曲侧壁相对的笔直侧壁。

根据本揭示的一些实施例，其中与栅极介电质相比，功函数金属层更靠近栅极间隔件的笔直侧壁。

上文概述若干实施例的特征，使得熟悉此项技术者可更好地理解本揭示的实施例。熟悉此项技术者应了解，可轻易使用本揭示的实施例作为设计或修改其他制程及结构的基础，以便实施本文所介绍的实施例的相同目的及/或实现相同优点。熟悉此项技术者亦应认识到，此类等效构造并未脱离本揭示的实施例的精神及范畴，且可在不脱离本揭示的实施例的精神及范畴的情况下产生本文的各种变化、取代及更改。