存储器及其形成方法与流程

文档序号:25028532发布日期:2021-05-11 16:56阅读:80来源:国知局
存储器及其形成方法与流程

本发明涉及存储器技术领域,尤其涉及一种存储器及其形成方法。



背景技术:

存储器包括多个阵列排列的存储单元,每个存储单元均形成于一有源区(aa)上。现有技术的存储器的形成过程中,通常需要对衬底进行刻蚀,以形成阵列排列的有源区。

随着存储器存储容量增大,存储密度增大,有源区的线宽逐渐缩小。在衬底表面形成多个阵列排列的掩膜图形作为有源区的掩膜时,需要采用双重图形化工艺(sadp)以形成具有更小线宽图形的aa掩膜,用于形成长条状的aa;然后再在所述aa掩膜上形成sti掩膜用于将长条状的aa切断,由于形成阵列排布的有源区。

在采用sadp工艺形成存储器阵列区域的有源区时,由于aa掩膜的尺寸很小,形成的有源区尺寸很小,在有源区阵列的边缘会存在容易产生倒塌、受到应力等问题,影响产品的良率。

如何改善存储器有源区阵列的边缘问题,是目前亟待解决的问题。



技术实现要素:

本发明所要解决的技术问题是,提供一种存储器及其形成方法,能够改善存储器有源区阵列的边缘问题。

为了解决上述问题,本发明提供了一种存储器的形成方法,包括:提供衬底,所述衬底包括阵列区域和包围所述阵列区域的外围区域;在所述衬底上形成第一掩膜层,所述第一掩膜层内形成有位于阵列区域上方的若干平行排列的长条状的长条状图形,且各长条状图形端部均与所述衬底外围区域上的第一掩膜层连接,用于在衬底的阵列区域内形成若干平行排列的长条状的连续有源区且所述连续有源区的端部均连接至衬底的外围区域;在所述第一掩膜层上形成第二掩膜层,所述第二掩膜层内形成有若干第一图形,所述若干第一图形阵列排布且与所述长条状图形交叠,用于在衬底内形成分割沟槽,将所述连续有源区分割为若干分立有源区;以所述第二掩膜层、第一掩膜层为掩膜,逐层刻蚀,将所述长条状图形、第一图形传递至所述衬底内,形成阵列排布的分立有源区,位于所述阵列区域内边缘的分立有源区的一端连接至衬底的外围区域。

可选的,所述长条状图形的形成方法包括:在未图形化的第一掩膜层上形成第三掩膜层,所述第三掩膜层内形成有若干分立且平行排列的长条状的初始长条状图形;在所述第三掩膜层上形成第四掩膜层,所述第四掩膜层覆盖所述第三掩膜层的外围区域,并覆盖所述初始长条状图形的端部;以所述第四掩膜层和第三掩膜层为掩膜,刻蚀所述第一掩膜层,在第一掩膜层内形成长条状图形,所述长条状图形的端部连接至所述第一掩膜层的外围区域;去除所述第三掩膜层和所述第四掩膜层。

可选的,所述第二掩膜层内还形成有位于衬底的外围区域上,包围所述长条状图形的第二图形,所述第二图形用于在衬底的外围区域内形成包围所述阵列区域的外围沟槽。

可选的,所述第二图形与最边缘的所述第一图形之间具有一定间距。

可选的,所述外围沟槽朝向阵列区域一侧的侧壁为曲面。

可选的,还包括:在所述分割沟槽与外围沟槽内填充绝缘材料,形成浅沟槽隔离结构。

可选的,所述第四掩膜层的覆盖所述初始长条状图形的端部的部分具有平直的边缘。

为解决上述问题,本发明的技术方案还提供一种存储器,包括:衬底,所述衬底包括阵列区域和包围所述阵列区域的外围区域;位于所述衬底的阵列区域内的若干阵列排布的分立有源区,位于所述阵列区域边缘的所述分立有源区一端连接至所述衬底的外围区域;各分立有源区之间通过浅沟槽隔离结构隔离。

可选的,所述衬底的外围区域内形成有外围浅沟槽隔离结构,所述外围浅沟槽隔离结构围绕所述阵列区域设置。

可选的,所述外围浅沟槽隔离结构与所述阵列区域之间具有一定间距。

可选的,所述外围浅沟槽隔离结构朝向所述阵列区域一侧的侧壁为曲面。

可选的,所述浅沟槽隔离结构包括第一浅沟槽隔离结构和第二浅沟槽隔离结构;所述第一浅沟槽隔离结构为长条状,将阵列区域分割为多条平行排列的长条状的连续有源区,所述第二浅沟槽隔离结构为块状,将所述长条状的连续有源区分割为若干分立有源区。

可选的,所述第一浅沟槽隔离结构的位于所述阵列区域同一侧的端面齐平。

本发明的存储器的形成方法通过在形成长条状的连续有源区的过程中,使得形成的连续有源区端部与外围区域连接,可以避免将连续有源区分割为若干分立有源区后,阵列区域边缘的分立有源区发生倒塌等问题,并且可以释放外围结构对位于边缘的分立有源区的应力作用,提高存储器的可靠性。

附图说明

图1至图7为本发明具体实施方式的存储器的形成过程的结构示意图。

具体实施方式

下面结合附图对本发明提供的存储器及其形成方法的具体实施方式做详细说明。

请参考图1,为本发明一具体实施方式的存储器的形成过程的结构示意图。

请参考图1,提供衬底100,所述衬底100包括阵列区域101和包围所述阵列区域101的外围区域102。

所述阵列区域101内用于形成存储器的有源区阵列,而外围区域102内则用于形成存储器的外围器件,例如逻辑控制电路等。

请参考图2a和图2b,在所述衬底100上形成未图形化的第一掩膜层200并且,在所述未图形化的第一掩膜层200上形成第三掩膜层210,所述第三掩膜层210内形成有若干平行排列的长条状的初始长条状图形,包括长条状图形201a和长条状图形201b,所述初始长条状图形201为遮蔽图形,用于在所述衬底100的阵列区域101内形成若干分立且平行排列的长条状的连续有源区。所述初始长条状图形201a和201b之间具有开口202,由于分隔各初始长条状图形201a和201b。图2a为俯视示意图,图2b沿图2a中割线aa’的剖面示意图。在形成所述第一掩膜层200之前,还可以在所述衬底100表面形成硬掩膜层101或其他缓冲层等,以提高后续刻蚀过程中,图形传递的准确性。

所述长条状图形采用双重图形化方法形成,具体的,请参考图3a~图3f,为本发明一具体实施方式的第一掩膜层的形成方法的结构示意图。

请参考图3a和3b,在所述衬底300上形成掩膜图形301,图3a为掩膜图形301的俯视示意图,图3b沿图3a中割线bb’的剖面示意图。所述掩膜图形301具有长条状图形,平行排列。该具体实施方式中,所述掩膜图形301倾斜排列,以提高后续形成的分立有源区的排列密度。在其他具体实施方式中,所述掩膜图形301也可以水平或竖直排列。

请参考图3c和图3d,在所述掩膜图形301的侧壁形成侧墙302,所述侧墙302包围所述掩膜图形301的侧壁。

请参考图3e,在所述衬底300表面填充形成第一掩膜材料310,所述第一掩膜材料310的表面与所述掩膜图形301表面齐平。

请参考图3f,去除所述侧墙302,形成开口303(对应于图2中开口202),所述开口两侧的掩膜图形301(对应于图2中初始长条状图形201a)和掩膜图形311(对应于图2中初始长条状图形201b)作为长条状图形,用于限定后续在衬底内形成的连续有源区的宽度和长度。通过上述双重图形化方法,可以减少相邻长条状图形之间的间距,提高长条状图形的密度。

请参考图4a和图4b,在图形化的所述第三掩膜层210上形成图形化的第四掩膜层400,所述第四掩膜层400覆盖所述第三掩膜层210的外围区域,并覆盖所述初始长条状图形201a及201b的端部。该具体实施方式中,所述第四掩膜层400的覆盖所述初始长条状图形的端部的部分具有平直的边缘。在形成所述第四掩膜层400之前,还包括形成填充满所述第三掩膜层210内的开口202并且表面平坦的填充层410,在所述表面平坦的填充层410表面形成所述第四掩膜层400。所述填充层410的材料可以为有机抗反射层、氧化硅等。

请参考5a和图5b,以所述第四掩膜层400(请参考图4a和4b)和第三掩膜层210(请参考图4a和4b)为掩膜,刻蚀所述第一掩膜层200,在所述第一掩膜层200内形成长条状图形502,所述长条状图形502的端部连接至所述第一掩膜层200的外围区域;相邻长条状图形502之间具有开口501;然后去除所述第三掩膜层210和所述第四掩膜层400。

在刻蚀所述第一掩膜层200的过程中,第三掩膜层210中,位于初始连续有源区201a端部的开口202被第四掩膜层400覆盖,因此不会传递至所述第一掩膜层200内,从而使得第一掩膜层200内形成的所有长条状图形502的端部均连接至外围区域。

请参考图6,在所述第一掩膜层200上形成第二掩膜层600,所述第二掩膜层600内形成有若干第一图形601,所述若干第一图形601阵列排布且与所述长条状图形502交叠,用于在衬底100内形成分割沟槽,将所述连续有源区分割为若干分立的分立有源区。

该具体实施方式中个,所述第二掩膜层600内还形成有位于衬底的外围区域上,包围所述长条状图形502的第二图形602,所述第二图形602与所述最边缘的第一图形601之间具有一定间距,所述第二图形602用于在衬底的外围区域内形成包围所述阵列区域的外围沟槽。

图6中,仅示出了第二掩膜层600内的第一图形601以及第二图形602,所述第一图形601及第二图形602均为开口图形,其他区域为遮蔽图形(图中未示出)。

由于所述第一图形601为开口图形,而所述长条状图形502为遮蔽图形,因此,在沿第一图形601刻蚀衬底100后,用于将长条状图形502对应在衬底100内形成的连续有源区切断,形成分割沟槽。该具体实施方式中,所述第三图形602也为开口图形,用于在衬底内形成外围沟槽。

为了提高存储密度,所述第一图形601交错排列,使得分割后形成的分立有源区交错排列,以提高有源区的数量。

最边缘的第一图形601与所述长条状图形502的端部具有一定距离,避免后续在衬底内形成的连续有源区端部与外围区域之间的连接被切断。

请参考图7,以所述第一掩膜层200和第二掩膜层600为掩膜,逐层刻蚀至所述衬底100内,将所述长条状图形502、开口501、第一图形601以及第二图形602传递至所述衬底100内,形成分割沟槽以及外围沟槽,将连续有源区分割为若干分立且阵列排布的分立有源区720,并且位于边缘的分立有源区720的一端连接至衬底100的外围区域102;再在所述分割沟槽以及外围沟槽内填充绝缘材料,形成浅沟槽隔离结构。位于阵列区域边缘的分立有源区720与衬底的外围区域102连接,防止边缘的分立有源区720由于尺寸较小而倒塌,并且能够有效释放外围区域内的隔离结构或器件等对阵列区域101边缘造成的应力,改善阵列区域的边缘问题。

各分立有源区720之间通过浅沟槽隔离结构隔离。该具体实施方式中,所述浅沟槽隔离结构包括:长条状的第一浅沟槽隔离结构711和块状的第二浅沟槽隔离结构712;所述第一浅沟槽隔离结构711将阵列区域101分割为多条平行排列的长条状的连续有源区,所述第二浅沟槽隔离结构712为块状,将所述连续有源区分割为若干分立有源区720;所述第一浅沟槽隔离结构711的位于所述阵列区域同一侧的端面齐平,可以减少应力影响。

其中,外围浅沟槽隔离结构713对应于所述第二掩膜层600中的第二图形602(请参考图6);所述第二浅沟槽隔离结构712对应于第二掩膜层600内的第一图形601(请参考图6);所述第一浅沟槽隔离结构711对应于所述第一掩膜层200内的开口501(请参考图5a)。

在另一具体实施方式中,所述第二掩膜层600中的第二图形602朝向阵列区域的一侧为曲线,使得形成的所述外围浅沟槽隔离结构713朝向阵列区域的侧壁为曲面,可以增加侧壁的总长度,提高稳固性,进一步缓释所述外围浅沟槽隔离结构713产生的应力,减少位于边缘的分立有源区720受到的应力影响。

上述具体实施方式中,通过形成多层具有不同图形的掩膜层后,再对衬底进行刻蚀,直接在衬底内形成分立有源区阵列。

在本发明的具体实施方式中,还提供另一种存储器的形成方法。

包括如下步骤:提供衬底,所述衬底包括阵列区域和包围所述阵列区域的外围区域;在衬底的阵列区域内形成若干平行排列的长条状的连续有源区,且所述连续有源区的端部均连接至衬底的外围区域;将所述连续有源区分割为若干独立的分立有源区,且位于最边缘的分立有源区连接至所述衬底的外围区域。

可以通过在所述衬底上形成如图5a和图5b所示的具有长条状图形502和开口501的第一掩膜层200,以所述第一掩膜层200为掩膜,刻蚀所述衬底100,在衬底100内形成长条状的连续有源区。

然后,去除所述第一掩膜层200后,再在所述衬底上形成如图6中所示的具有第一图形601和第二图形602的第二掩膜层600,以所述第二掩膜层600为掩膜刻蚀所述衬底100,通过将第一图形601和第二图形602转移至衬底内,将所述衬底内的连续有源区通过分割沟槽分割为若干分立有源区,以及在外围区域内形成外围沟槽。所述外围沟槽朝向所述阵列区域一侧的侧壁可以为曲面,以减少应力影响,提高稳定性。

最后,在所述分割沟槽和所述外围沟槽内填充绝缘材料,形成浅沟槽隔离结构。

该具体实施方式的存储器形成过程中,每形成一层掩膜层就对衬底进行一次刻蚀,通过对衬底进行多次刻蚀,形成有源区阵列。

本发明的具体实施还提供一种采用上述具体实施方式形成的存储器。

请参考图7,为本发明一具体实施方式的存储器的结构示意图。

所述存储器包括衬底100,所述衬底100包括阵列区域101和包围所述阵列区域101的外围区域102;所述阵列区域101内形成有若干分立且阵列排布的分立有源区720,位于阵列区域边缘的分立有源区720一端连接至所述衬底100的外围区域102;各分立有源区720之间通过浅沟槽隔离结构隔离。

所述浅沟槽隔离结构包括第一浅沟槽隔离结构711和第二浅沟槽隔离结构712;所述第一浅沟槽隔离结构711为长条状,将阵列区域101分割为多条平行排列的连续有源区,所述第二浅沟槽隔离结构712为块状,将所述连续有源区分割为若干分立有源区720;所述第一浅沟槽隔离结构711的位于所述阵列区域101同一侧的端面齐平。

所述衬底100的外围区域102内形成有外围浅沟槽隔离结构713,所述外围浅沟槽隔离结构713围绕所述阵列区域101设置。所述外围浅沟槽隔离结构713与所述阵列区域101之间具有一定间距,作为衬底100的阵列区域101与所述外围区域102之间的电隔离结构。

该具体实施方式中,所述外围浅沟槽隔离结构713朝向所述阵列区域101一侧的侧壁为平面。在另一具体实施方式中,所述外围浅沟槽隔离结构713朝向所述阵列区域101一侧的侧壁为曲面,以减少对位于边缘的分立有源区720的应力影响,以及提高稳定性。

位于有源区阵列边缘的分立有源区720与衬底的外围区域102连接,防止边缘的分立有源区720由于尺寸较小而倒塌,并且能够有效释放外围区域内的隔离结构或器件等对阵列区域101边缘造成的应力,改善阵列区域的边缘问题。

以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1