半导体电阻器和CMOS器件的制作方法

本实用新型涉及一种半导体电阻器，特别涉及一种具备良好温度稳定性的半导体电阻器及具有该半导体电阻器的cmos器件。
背景技术：
：在半导体集成电路中，多晶硅电阻是一种常用的电子元件。通过在多晶硅中加入掺杂剂，可以将多晶硅的电阻率ρ控制到需要的值。一般而言，掺杂浓度越高，多晶硅的电阻率ρ越低。在温度一定的情况下，半导体电阻其中，l为材料的长度，s为材料的横截面积。可见，半导体电阻的大小与材料的长度l、电阻率ρ成正比，与材料的横截面积s成反比。除此之外，半导体电阻的大小还受到温度的影响。电阻的温度系数(temperaturecoefficientofresistance,tcr)表示当温度改变1度时，电阻值的相对变化，以ppm/℃为单位。通常用作衬底的未硅化的多晶硅材料具有负温度系数，硅化的掺杂金属的硅化物材料具有正温度系数。通常在半导体集成电路中，希望获得稳定且不随温度改变的电压，因此，希望半导体电阻具有零温度系数或低温度系数。然而，目前的技术水平还无法做到在单一材料上实现零温度系数或低温度系数。技术实现要素：本实用新型所要解决的技术问题是提供一种具备良好温度稳定性的半导体电阻器。本实用新型为解决上述技术问题而采用的技术方案是提出一种半导体电阻器，包括衬底、多晶硅电阻层和金属硅化物层。多晶硅电阻层位于所述衬底上，所述多晶硅电阻层具有电阻负温度系数。金属硅化物层位于多晶硅电阻层的第一端和第二端中，所述金属硅化物层具有电阻正温度系数。其中所述金属硅化物层的有效电阻长度和所述多晶硅电阻层的有效电阻长度之比n1，和所述电阻正温度系数与所述电阻负温度系数的绝对值之比n2是成反比的。在本实用新型的一实施例中，所述金属硅化物层的表面与所述多晶硅电阻层的表面平齐。在本实用新型的一实施例中，半导体电阻器还包括：介电层，所述介电层覆盖所述多晶硅电阻层和所述金属硅化物层；以及导电插塞，贯穿所述介电层而接触所述金属硅化物层。在本实用新型的一实施例中，所述介电层是直接覆盖所述多晶硅电阻层和所述金属硅化物层。在本实用新型的一实施例中，所述介电层是一体形成的。在本实用新型的一实施例中，所述多晶硅电阻层的第一端和第二端上的金属硅化物层各与至少两个导电插塞接触。在本实用新型的一实施例中，所述n1和n2满足：其中ρ1为所述多晶硅电阻层的电阻率，ρ2是所述金属硅化物层的电阻率。在本实用新型的一实施例中，金属硅化物层是镍金属硅化物层。在本实用新型的一实施例中，所述n1在5.4-6.6之间。本实用新型还提出一种cmos器件，如上所述的半导体电阻器。本实用新型由于采用以上技术方案，使之与现有技术相比，具有如下显著优点：通过调整半导体电阻器中多晶硅电阻层的有效长度和金属硅化物层的有效长度之间的比值，有效的降低半导体电阻器的温度系数，使半导体电阻器具备良好的温度稳定性；实现方式简单。附图说明为让本实用新型的上述目的、特征和优点能更明显易懂，以下结合附图对本实用新型的具体实施方式作详细说明，其中：图1是本实用新型一实施例的半导体电阻器的俯视示意图；图2是本实用新型一实施例的半导体电阻器的侧视剖视示意图；图3是本实用新型另一实施例的半导体电阻器的侧视剖视示意图；图4是本实用新型一实施例的半导体电阻器的电阻随温度变化的示意图。具体实施方式为让本实用新型的上述目的、特征和优点能更明显易懂，以下结合附图对本实用新型的具体实施方式作详细说明。在下面的描述中阐述了很多具体细节以便于充分理解本实用新型，但是本实用新型还可以采用其它不同于在此描述的其它方式来实施，因此本实用新型不受下面公开的具体实施例的限制。如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。在详述本实用新型实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本实用新型保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。应当理解，当一个部件被称为“在另一个部件上”、“连接到另一个部件”、“耦合于另一个部件”或“接触另一个部件”时，它可以直接在该另一个部件之上、连接于或耦合于、或接触该另一个部件，或者可以存在插入部件。相比之下，当一个部件被称为“直接在另一个部件上”、“直接连接于”、“直接耦合于”或“直接接触”另一个部件时，不存在插入部件。同样的，当第一个部件被称为“电接触”或“电耦合于”第二个部件，在该第一部件和该第二部件之间存在允许电流流动的电路径。该电路径可以包括电容器、耦合的电感器和/或允许电流流动的其它部件，甚至在导电部件之间没有直接接触。图1是本实用新型一实施例的半导体电阻器的俯视示意图。图2是本实用新型一实施例的半导体电阻器的侧视剖视示意图。结合图1和图2所示，本实施例的半导体电阻器100包括衬底110，多晶硅电阻层120和金属硅化物层130。多晶硅电阻层120位于衬底110上，该多晶硅电阻层120具有电阻负温度系数，即该多晶硅电阻层120的电阻随着温度的升高而降低。金属硅化物层130位于多晶硅电阻层120的第一端t1和第二端t2中，金属硅化物层130具有电阻正温度系数，即该金属硅化物层130的电阻随着温度的升高而升高。本实用新型实施例的衬底110可以是半导体衬底晶圆，可以为硅衬底(si)、锗衬底(ge)、锗化硅衬底(sige)、绝缘体上硅(soi，silicononinsulator)或绝缘体上锗(goi，germaniumoninsulator)等半导体衬底。在一些实施例中，该半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，如gaas、inp或sic等。还可以是叠层结构，例如si/sige等。还可以包括其他外延结构，例如绝缘体上锗硅(sgoi)等。衬底110还可以是红宝石衬底、蓝宝石衬底、玻璃衬底等绝缘衬底。在本实施例中，衬底110为绝缘衬底。多晶硅电阻层120直接形成于衬底110上。该多晶硅电阻层120为一层多晶硅材质的多晶硅薄膜。可以由合适的工艺例如但不限于化学气相沉积(cvd)、物理气相沉积(pvd)等方法来形成该多晶硅电阻层120。该多晶硅电阻层120内掺杂有n型或p型杂质离子，n型杂质离子为硼、镓、铟等其中的一种或几种，p型杂质离子为磷、砷、锑等其中的一种或几种。进行掺杂的方式包括但不限于高温扩散、离子注入等方式。该层多晶硅薄膜可以直接作为多晶硅电阻层120。在其他的实施例中，在衬底110上形成多晶硅电阻层120的方法还可以包括对形成于衬底110上的多晶硅薄膜进行蚀刻的步骤。通过例如在多晶硅薄膜上形成光刻胶层的方法，对多晶硅薄膜进行刻蚀，从而在衬底110上形成具备一定图案形状的多晶硅电阻层120。该多晶硅电阻层120的形状不限于图2所示的长条形，从俯视角度来看，该多晶硅电阻层120还可以是例如曲线形、s形等其他的形状。在本实施例中，控制多晶硅电阻层120中掺杂的离子浓度，可以控制多晶硅电阻层120的温度系数，并使其具有电阻负温度系数。例如，掺杂浓度提高时，多晶硅电阻的方块电阻降低，电阻温度系数提高；反之，掺杂浓度降低时，多晶硅电阻的方块电阻提高，电阻温度系数降低。本实施例的金属硅化物层130具有电阻正温度系数。在温度发生变化时，多晶硅电阻层120和金属硅化物层130的电阻变化可以部分抵消，从而使本实用新型的半导体电阻器100随着温度的变化阻值变化不大，提高该半导体电阻器100的温度稳定性。在其他的实施例中，衬底110可以是掺杂有杂质离子的半导体衬底，具有一定的导电性。在这些实施例中，在衬底110和多晶硅电阻层120之间需要形成绝缘的隔离层(图未示)，避免多晶硅电阻发生短路。参考图1和图2所示，在本实施例中，半导体电阻器100整体形状为矩形。为了便于说明，将矩形半导体电阻器100的长边的左端定义为第一端t1，右端定义为第二端t2中。可以理解的是，图1和图2所示仅为示意，不用于限制本实用新型的半导体电阻器100的具体形状、尺寸和方位。参考图1和图2所示，在本实施例中，金属硅化物层130位于多晶硅电阻层120的第一端t1和第二端t2中。形成金属硅化物层130的工艺可以包括：在多晶硅电阻层120的表面形成金属层；对该金属层进行退火处理，使多晶硅电阻层120的表面形成金属硅化物层130；去除多余的金属层，在金属硅化物层130表面形成掩模层，以该掩模层为掩模，对金属硅化物层130进行刻蚀，只保留位于多晶硅电阻层120的第一端t1和第二端t2中的金属硅化物层130，而使其他部位的多晶硅电阻层120暴露。在其他的实施例中，形成金属硅化物层130的工艺可以包括，在衬底110和多晶硅电阻层120的表面形成硅化物阻挡层(图未示)，该硅化物阻挡层完全覆盖多晶硅电阻层120的上表面以及衬底110裸露的部分；对该硅化物阻挡层进行刻蚀，暴露出形成金属硅化物层130的部位，如本实施例中位于多晶硅电阻层120的第一端t1和第二端t2的位置；在其余的硅化物阻挡层和暴露出的多晶硅电阻层120表面形成金属层，对该金属层进行退火处理，使得该金属层的金属与多晶硅电阻层120的多晶硅发生反应形成金属硅化物层130；利用湿法刻蚀工艺去除多余的未反应的金属层，使得多晶硅电阻层120的第一端t1和第二端t2中分别形成金属硅化物层130，并且位于该两端的金属硅化物层130彼此之间电学隔离；清除硅化物阻挡层121。由于所有的硅化物阻挡层被同时清除，因此在图2中未示出该硅化物阻挡层。在优选实施例中，所形成的金属硅化物层130的表面与多晶硅电阻层120的表面平齐。在其他的实施例中，金属硅化物层130的表面可以不与多晶硅电阻层120的表面平齐，例如，多晶硅电阻层120的表面低于晶硅电阻层120的表面，或者高于晶硅电阻层120的表面。上述工艺中所使用的金属层的材料可以是为ta、ti、zr、hf、nb、v、w、mo、co、cr、v、ru、rh、ir、os、ni、pt、pd其中的一种或几种。对应地在金属硅化物层130中的金属元素也为这些金属中的一种或几种。在本实施例中，通过调整金属硅化物层130的材料，可以使该金属硅化物层130具有电阻正温度系数。在优选实施例中，金属硅化物层130为具有电阻正温度系数的镍金属硅化物层，例如可以是p掺杂的硅化镍。参考图2所示，本实施例的半导体电阻器100还包括介电层140和导电插塞150。该介电层140覆盖多晶硅电阻层120和金属硅化物层130。导电插塞150贯穿介电层140而接触到金属硅化物层130。在图2所示的实施例中，该介电层140直接覆盖在多晶硅电阻层120和金属硅化物层130上。介电层140可以采用高密度等离子体加强化学气相沉积(hdpcvd)等方法来实现。在一些实施例中，介电层140是一体形成的。也就是说，覆盖在多晶硅电阻层120和金属硅化物层130上的介电层140是一个整体，其中没有其他任何例如硅化物阻挡层121等的材料层。可以理解的是，在此实施例中，介电层140还覆盖在没有被多晶硅电阻层120所覆盖的衬底110上。在其他的实施例中，当衬底110与多晶硅电阻层120之间还具有其他材料层时，该介电层140还覆盖在没有被多晶硅电阻层120所覆盖的其他材料层上。参考图1和图2所示，在本实施例中，本实用新型的半导体电阻器100具有四个导电插塞150，分别两两位于半导体电阻器100的第一端t1和第二端t2。在本实施例中，位于第一端t1的金属硅化物层130沿半导体电阻器100的短边方向上延伸，两个导电插塞150分别接触到该金属硅化物层130上的两个接触位置；同理，位于第二端t2的金属硅化物层130沿半导体电阻器100的短边方向上延伸，两个导电插塞150分别接触到该金属硅化物层130上的两个接触位置。这样分别通过两个导电插塞150使半导体电阻器100与其他外部器件相连接，具备更好的可靠性。在其他的实施例中，本实用新型的半导体电阻器100上导电插塞150的数量可以是两个，分别位于半导体电阻器100的第一端t1和第二端t2，并与相应的金属硅化物层130相接触。可以理解的是，本实用新型对导电插塞150的数量和分布没有限制，例如，在其他的实施例中，可以有m个导电插塞150与位于第一端t1的金属硅化物层130相接触，有n个导电插塞150与位于第二端t2的金属硅化物层130相接触，m和n都是大于等于1的整数，并且m和n可以相等，也可以不相等。在优选的实施例中，多晶硅电阻层120的第一端t1和第二端t2上的金属硅化物层130各与至少两个导电插塞150接触。参考图1和图2所示，在此实施例中，导电插塞150为截面为正方形的柱状体，其截面积小于其所要接触的金属硅化物层130的表面积。在其他的实施例中，导电插塞150可以是其他的形状，其截面可以是例如但不限于圆形、椭圆形、三角形等。图3是本实用新型另一实施例的半导体电阻器的侧视剖视示意图。图3所示的实施例与图2所示的实施例的不同之处在于，在多晶硅电阻层120的两端和中间部位还覆盖有硅化物阻挡层121，该硅化物阻挡层121用以保护多晶硅电阻层120的这些部位不会形成不期望的金属硅化物。该硅化物阻挡层121不覆盖位于多晶硅电阻层120的第一端t1和第二端t2的金属硅化物层130。在本实施例中，形成金属硅化物层130的工艺可以包括，在衬底110和多晶硅电阻层120的表面形成硅化物阻挡层121，该硅化物阻挡层121完全覆盖多晶硅电阻层120的上表面以及衬底110裸露的部分；对该硅化物阻挡层121进行刻蚀，暴露出形成金属硅化物层130的部位，如本实施例中位于多晶硅电阻层120的第一端t1和第二端t2的位置；在其余的硅化物阻挡层121和暴露出的多晶硅电阻层120表面形成金属层，对该金属层进行退火处理，使得该金属层的金属与多晶硅电阻层120的多晶硅发生反应形成金属硅化物层130；利用湿法刻蚀工艺去除多余的未反应的金属层，使得多晶硅电阻层120的第一端t1和第二端t2中分别形成金属硅化物层130，并且位于该两端的金属硅化物层130彼此之间电学隔离。在本实施例中，在多晶硅电阻层120两端和中间部位形成有硅化物阻挡层121，因此，介电层140除覆盖在金属硅化物层130上之外，还覆盖在该两端和中间部位的硅化物阻挡层121上。由于多晶硅电阻的阻值与多晶硅材料的电阻率ρ、电阻长度成正比，与多晶硅电阻的截面面积成反比，且多晶硅材料的电阻率ρ与掺杂浓度相关。因此，通过控制多晶硅电阻层120的尺寸(可以是多晶硅电阻的长度)、厚度(可以是多晶硅电阻的截面积)和掺杂浓度，即可以控制本实用新型的半导体电阻器100的阻值和温度系数。参考图1和图2所示，假设多晶硅电阻层120的有效电阻长度为l1，金属硅化物层130的有效电阻长度为l2。则其中，多晶硅电阻层120的有效电阻长度l1为从位于多晶硅电阻层120第一端t1的金属硅化物层130到位于多晶硅电阻层120第二端t2的金属硅化物层130之间的最近距离；金属硅化物层130的有效电阻长度l2为金属硅化物层130靠近多晶硅电阻层120中轴的一侧与导电插塞150之间的最近距离。在其他的实施例中，如图4中所示，金属硅化物层130的有效电阻长度l2还可以是金属硅化物层130靠近多晶硅电阻层120中轴的一侧到导电插塞150的中心轴的位置。假设多晶硅电阻层120所具有的电阻负温度系数为ntc(negativetemperaturecoefficient)，金属硅化物层130所具有的电阻正温度系数为ptc(positivetemperaturecoefficient)，则在本实用新型的实施例中，n1和n2成反比。在优选的实施例中，其中，ρ1为多晶硅电阻层120的电阻率，ρ2是金属硅化物层130的电阻率。由式(1)至(3)可以看出，当电阻率和温度系数都确定时，可以通过调整多晶硅电阻层120的有效电阻长度l1和金属硅化物层130的有效电阻长度l2来使半导体电阻器100的整体结构的温度系数降低，乃至于达到零温度系数，使半导体电阻器100的电阻具备良好的温度稳定性。下面举例说明调整多晶硅电阻层120的有效电阻长度l1和金属硅化物层130的有效电阻长度l2与半导体电阻器100的整体结构的温度系数的关系。设多晶硅电阻层120的电阻负温度系数ntc＝-0.0003ppm/℃，电阻率ρ1＝10ohm·m；金属硅化物层130的电阻正温度系数ptc＝0.003ppm/℃，电阻率ρ2＝600ohm·m。则将这些参数的具体数值代入上述式(1)至(3)，可以得出，即也就是说金属硅化物层130的有效电阻长度l2是多晶硅电阻层120的有效电阻长度l1的6倍。假设l1＝1μm，则l2＝6μm。在这样的理想状态下，可以使半导体电阻器100达到零温度系数。可以理解的是，该示例中的各个参数值是为了便于计算而假设，并不表示实际的参数值。在实际应用中，由于半导体电阻器100通常都比较小，例如在微米或纳米级，因此金属硅化物层130的有效电阻长度l2和多晶硅电阻层120的有效电阻长度l1之间的比值可能存在一定的误差范围，例如n1的取值可以在5.4-6.6之间。这时，同样会造成整个半导体电阻器100的温度系数不为零，使半导体电阻器100不能实现真正的零温度系数。然而，根据本实用新型，可以将半导体电阻器100的温度系数降到例如原来的1/10。或者，n1的取值可以在5.7-6.3之间，可以将半导体电阻器100的温度系数降到例如原来的1/20。该半导体电阻器100的温度系数的绝对值小于多晶硅电阻层120的电阻负温度系数ntc的绝对值和金属硅化物层130的电阻正温度系数ptc。图4是本实用新型一实施例的半导体电阻器的电阻随温度变化的示意图。参考图4所示，横轴为实验温度，该温度值从-40℃到300℃，该温度表示测量到的半导体电阻器100的整体温度。纵轴为电阻值。图4中的数值如下表所示：表一温度(℃)r1(欧姆)r2(欧姆)r(欧姆)-40611.748.3660.025600.060.0660.0100586.573.5660.0200568.591.5660.0300550.5109.5660.0在表一中，r1表示多晶硅电阻层120的电阻，r2表示金属硅化物层130的电阻，r表示半导体电阻器100的电阻。在该示意图所示意的实验中，采集了在5个不同温度下的多晶硅电阻层120的电阻r1(在图中以正方形表示)、金属硅化物层130的电阻r2(在图中以菱形表示)以及半导体电阻器100的电阻r(在图中以三角形表示)。如图4所示，金属硅化物层130由于具有电阻正温度系数ptc，其电阻r2随着温度的升高而增大；多晶硅电阻层120由于具有电阻负温度系数ntc，其电阻r1随着温度的升高而减小。而随着温度的升高，所采集到的半导体电阻器100的整体电阻r保持不变，都是660.0欧姆，说明该半导体电阻器100具备良好的温度稳定性。本实用新型还包括根据上文所述的半导体电阻器100的cmos器件。该cmos器件可以包括多个该半导体电阻器100，该多个半导体电阻器100可以串联、并联或其组合。该cmos器件由于包括该半导体电阻器100，同样具备良好的温度稳定性。虽然本实用新型已参照当前的具体实施例来描述，但是本
技术领域：
中的普通技术人员应当认识到，以上的实施例仅是用来说明本实用新型，在没有脱离本实用新型精神的情况下还可做出各种等效的变化或替换，因此，只要在本实用新型的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。当前第1页1 2 3