专利名称：半导体存储器件的制作方法
技术领域：
本发明涉及到一个半导体存储器件，尤其是涉及到具有在厚度和制造过程上不同的位线和信号线路层的半导体存储器件。
一个半导体动态随机存取存储器器件被分为一个存储单元阵列和一个外部电路。该存储单元由一系列开关晶体管和存储电容的结合来实现，而该存储单元是与外部电路的电路元件一起制造在一个硅基片上。对于该半导体动态随机存取存储器器件尺寸缩小、功耗降低和高速数据存取是基本的需求。一个堆叠式电容和一个社偿式晶体管适合于这些需求。
开关晶体管通常有一个MOS(金属一氧化物一半导体)结构，并且包括一个形成在一P型硅基片一个沟道区上的氧化栅极层，一个作为字线的栅极和一个形成在沟道两侧区域上的P型硅基片中的源极区/漏极区。另一方面，堆叠电容器制造在开关晶体管之上，并且它包括一个存储结点电极、一个复盖该存储结点电极的绝缘膜和一个通过该绝缘膜相对于该存储结节电极的单元板极。
补偿晶体管是该外部电路和一个主要电路元件，并且它由一系列的一个N沟道增强型场效应晶体管和一个P沟道增强型场效应晶体管的结合来实现。该N沟道增强型场效应晶体管制造在P型硅基片的一个表面区域上，并且有形成在该表面区域的高掺杂N型源极和漏极区，有一个在高掺杂N型源极和漏极区之间一沟道区上的氧化栅层和一个形成在氧化栅层上的栅极。在另一方面，该P沟道型场效应晶体管被制造在一个形成在P型硅基片的另外表面区域内的N型凹槽上面，并且有形成在该N型凹槽内的高掺杂P型源极和漏极区，有一个在高掺杂P型源极和漏极区之间的一沟道上的氧化栅层和一个形成在氧化栅层上的栅极。该补偿晶体管传送一个来自公共漏极结点，即高掺杂N型漏极区和高掺杂P型漏极区之间的一个结点的输出的信号。
半导体动态随机存取存储器件的一个曲型的例子在日本审查专利申请NO.6-91219中公开。
图1A至1E图解描述了现有技术的半导体动态随机存取存储器器件制造过程。
现有技术过程起始干准备一个P型硅基片1，以及形成在该P型硅基片1的一个表面部分上的一个N型凹槽(未显示出)。一个氧化场层2被经过LOCOS(硅的局部氧化)过程选择地生长在P型硅基片1和n-型凹槽上，并且确定了分配给一对动态随机存取存储器单元和一个补偿晶体管的有源区域。在这个例子中，这对动态随机存取存储器单元制造在左边，而该补偿晶体管制造在右边。
该有源区被热氧化以致在该有源区上制造氧化栅层3a，3b、4a和4b。导电材料被沉积在合成半导体结构的整个表面上，并且该导电材料层被制作为字线3c、3d和3e的图形。在氧化栅层3a/3b上的字线3c到3e起着栅极的作用，它们用与字线3c-3e同样的数码来标记。N型掺杂杂质被离子注入到有源区，并且轻掺杂N型源极/漏极区3f/3g与栅极3c/3d以自校准方式形成在该有源区。
另一方面，栅极4c/4d分别地形成在氧化栅层4a/4b上，并且分配给P沟道增强型场效应晶体管和存储单元的有源区被用一种光刻胶离子注入掩膜(没有显示)复盖。N型掺杂杂质如磷或者砷被离子注入到分配给N沟道增强型场效应晶体管的有源区以致以自校准方式与栅极4c/4d一起形成高掺杂源极和漏极区4e/4f/4g/4h。该光刻胶离子注入掩膜被除掉，并且分配给存储器单元和N沟道增强型场效应晶体管的有源区被另一种光刻胶离子注入掩膜(没有显示)复盖。P型掺杂杂质如二氟化硼被离子注入到该有源区，并且高掺杂P型源极和漏极区(没有显示)以自校准方式与栅极一起形成在该有源区。该合成半导体结构如图1A所示。
二氧化硅被沉积在合成半导体结构的整个表面，并形成一个中间绝缘层5。该中间绝缘层5提供一个光滑的顶表面。一个光刻胶蚀刻掩膜6被在中间绝缘层5的顶表面上制作图形，并且该中间绝缘层5被各向异性地刻蚀掉以致在这中间绝缘层5形成一些接触孔。低掺杂N型源极区3f和高掺杂N型源极区4f/4g如图1B所示分别被暴露在某些的接触孔6a/6b/6c处。
光刻胶蚀刻掩膜6被除掉。导电材料被沉积在合成半导体结构的整个表面上达200毫微米厚，并且它是硅化钨或者钨的多面结构。该导电材料填充接触孔6a-6c，并且在中间绝缘层5上生出一个导电层。一个光刻胶蚀刻掩膜(没有显示)被在导电层上加工图形，这导电层被选择地刻蚀掉以致形成如图1C所示的一个位线7a和一个信号线7b。该位线7a通过接触孔6a，并保持与低掺杂N型漏极区3f的连接。另一方面，该信号线7b通过接触孔6b/6c，并保持与高掺杂N型源极/漏极区4f/4g的连接。
接下来，在二氧化硅系统中的绝缘材料被沉积在合成半导体结构的整个表面，并且形成一个中间绝缘层8。该中间绝缘层8提供一个光滑的顶面。一个光刻胶蚀刻掩膜9被在中间绝缘层8上加工图形，并且中间绝缘层8和5被各向异性地蚀刻掉以致形成如图1D所示的一个结点接触孔9a。该轻掺杂源极区3g被暴露在结点接触孔9a。
高掺杂N型多晶硅被沉积在中间绝缘层8的整个表面上达700毫微米厚。该高掺杂N型多晶硅填充存储结点孔9a，并且在中间绝缘层8上生出一个高掺杂N型多晶硅层。
一个光刻胶蚀刻掩膜(没有显示)被在高掺杂N型多品硅层上加工图形，并且该高掺杂N型多晶硅层被选择地蚀刻掉以致在中间绝缘层8上形成一个存储结点电极10。这存储结点电极10通过存储结点接触孔9a，并且被保持与高掺杂N型源极区3g相接。
该合成半导体结构被清洁，并且自然二氧化物在缓冲氢氟酸中从存储结点电极10除去。氮代硅在存储结点电极10上沉积到7毫微米厚，并且氮化硅层在800摄氏度潮湿环境中部分地被氧化。因此，该氮化硅膜部分地被转变成一个二氧化硅层。最后，高掺杂N型多晶硅在合成半导体结构的整个表面沉积到150毫微米厚，并且氮化硅和二氧化硅的混合层和高掺杂N型多晶硅层被依次地制作图形为一个如图1E所示绝缘层11和一个单元板极12。
此后，一个中间绝缘层、一些接触孔、一些金属线路层和一个钝化层依次地形成在合成半导体结构上，而该半导体动态随机存取存储器器件就完成了。
这种公开在日本审查专利申请NO.6-91219中的现有技术适合于存储器单元的尺寸缩小。然而，该先前的技术过程不能同时减少连接到位线7a的寄生电容和信号线7b的电阻，并且厂商也不能获得低功耗和高速数据存取。
详细地，图2显示了连到位线7a的寄生电容与位线7a的厚度的相关性，而图3显示了信号线7b的电阻与信号线7b的厚度的相关性。这些位线7a是由硅化钨形成，并被以0.35微米的线间间隔加工图形。位线7a是长200微米宽0.35微米。信号线7b也是由硅化钨形成，并且是100微米长1微米宽。
位线7a的厚度是变化的，寄生电容如图2所示。该寄生电容是随着位线7a的厚度增加而增大。当这些位线7a被安排在窄的间隔，这些位线7a之间的寄生电容是不可勿略的，并且边缘电容也随着厚度增加。另一方面，信号线7b的电阻如图3所示反比例于信号线7b的厚度。
从图2中，对于位线7a期望减少厚度，另一方面，图3告诉我们较厚的信号线期望高速信号传播。因此，在信号线7b的电阻和位线7a的寄生电容之间有一种拆衷方法。然而，现有的技术过程使位线7a和信号线7b同时被制作图形。由于这个原因，位线7a在寄生电容上是大的，或者信号线7b给信号提供大的电阻。这个结果导致大的电流消耗和低的数据存取速度。
本发明的一个重要目的是提供一种半导体存储器器件，它改进了电流消耗和数据存取速度。
本发明的另一个重要目的是提供一个半导体存储器器件的制造过程，它具有从一个导电层同时地加工出厚度不同且不损失平滑上表面的位线和信号线。
要达到这个目的，本发明提出在深度不同的槽内形成一个位线和一个信号线路层。
根据本发明的一个方面，这提供一个制造在一种半导体基片上的半导体基片上半导体存储器器件，这半导体存储器器件包括一个用于存储数据信息制造在半导体基片的第一部分上的数据存储器件、一个用于控制存取数据存储器件数据制造在半导体基片的第二部分上的外围电路、一个形成在半导体基片的第一部分和第二部分上的第一中间层绝缘结构并且它具有一组延伸到分配给代表数据信息的第一信号的数据存储器件的第一端口和分配给第二信号的外围电路的第二端口的一些接触孔、一个在第一部分第一中间绝缘结构上扩展的，电连接到第一端口和具有第一厚度及第一表面的第一导电通路、和一个在第二部分上的第一中间绝缘结构上扩展的，电连接到第二端口和具有比第一厚度厚的第二厚度及基本上与第一上表面共面的第二上表面的第二导电通路。
根据本发明的另一方面，用于制造半导体动态随机存取存储器器件的过程包括如下步骤准备一个半导体基片，分别在这个半导体基片的第一部分和半导体基片的第二部分上制造包含一个数据存储器器件的第一种电路元件和包含一个外部电路和第二种电路元件，用第一中间绝缘结构盖住第一种电路元件的第二种电路元件，该第一中间绝缘结构具有使第一中间绝缘结构在半导体基片的第一部分上的第一部分与半导体基片的第二部分上的第二部分之间厚度不同的台阶，在第一中间绝缘层上形成一个第二中间绝缘层，在位于第一中间层绝缘结构的第一部分上用第一深度形成一个第一凹槽，在位于第一中间层绝缘结构的第二部分上的比第一深度深的第二深度形成一个第二凹槽，在第二中间绝缘层中形成一个连接第一凹槽到第一种电路元件的第一端口的第一接触孔和一个连接第二凹槽到第二种电路元件的第二端口的第二接触孔，以一种填充第一凹槽和第二凹槽以及在第二中间绝缘层上生出一个导电层的方式沉积导电材料，以及均匀地除去该导电层直到第二中间绝缘层露出，因此在第一凹槽和第二凹槽内分别留下厚度不同的第一导电通路和第二导电通路。
结合下面的附图描述对于该半导体存储器器件和工艺过程的特点及优点将会有更清楚的理解图1A到1E是显示现有技术制造半导体动态随机存取存储器器件的技术过程截面示意图；图2是显示连到位线的寄生电容相对于位线的厚度的示意图；图3是显示信号线路的电阻相对于信号线的厚度的示意图；图4是显示根据本发明的半导体动态随机存取存储器器件的结构横截面图5是根据本发明的半导体动态随机存取存储器器件的改进形式的横截面视图；图6A到6H是显示制造半导体动态随机存取存储器器件的一个过程的横截面视图；图7是显示根据本发明的另一个半导体动态随机存取存储器器件的结构横截面视图；图8A到8F是显示制造另一个半导体动态随机存取存储器器件一个过程的横截面视图。
第一实施例参照图4，体现本发明的一个半导体动态随机存取存储器器件被制造在P型硅基片21上。这半导体动态随机存取存储器器件基本上包括一个存储单元阵列和一个外部电路PC。许多存储单元MC形成该存储单元阵列，并以可重写的方式存储数据位。这外部电路选择地连接一个数据输入/输出口到存储单元MC，并且将数据位写入到存储单元阵列及从其读出数据位。在这个例子中，存储单元阵列分配给P型硅基片21的左边区域，而外部电路PC被分配给P型硅基片21的右边区域。外部电路PC如在技术上熟练的人们所知那样控制对存储单元阵列的数据存取。
该存储单元MC在电路结构上彼此是相似的，并且每个存储单元MC是由一系列N沟道增强型场效应晶体管22和一个堆叠型存储电容器23的结合来实现的。一个厚的场氧化物层24选择地生长在P型硅基片21的主表面上，并且确定出多个有源区域。一对存储单元MC就被分配给左边的有源区之一。
N沟道增强型场效应晶体管22构成在有源区上，并且包括一个在有源区沟道上形成的绝缘栅层22a、一个在绝缘栅层22a上形成的栅极22b和轻掺杂N型源/漏极区域22c/22d。栅极22b形成一个字线WL的一部分。该N沟道增强型场效应晶体管22被第一中间绝缘层25覆盖，并且一层氮化硅层26重叠在第一中间绝缘层25上。象将要结合外围电路PC一同描述的一样，第一中间绝缘层25在存储单元阵列上的左边区域和外部电路PC上的右边区域在厚度上是不同的。左边区域比右边区域厚。氮化硅层26在厚度上是均匀的，并且均匀一致地在左边区域和右边区域上扩展。
一个位接触孔25a形成在第一中间绝缘层25和氮化硅层26内，而轻掺杂N型漏极区22d暴露到接触孔25a。一个位线27在氮化硅26上扩展，并且经过该位接触孔25a电连接到轻掺杂N型漏极区域22d。在此情况下，该位线27是由硅化钨形成。该位线27可以有多面结构，即一个高熔点金属硅化物薄片层和多品硅片层的重叠。该位线27是相对较薄，并且是埋在第二中间绝缘层28内，在此情况下，该位线27是200毫微米厚，并且有0.35微米宽。虽然图4中没有显示出，位线27间隔设置，而这些间隔窄到0.35微米。第二中间绝缘层28左边区域相对薄而右边区域相对厚，而左边区域的上表面基本上是与该位线27的上表面是共平面的。位线27和第二中间绝缘层28被第三中间绝缘层29覆盖。
叠层型存储电容器23包括一个存储节点电极31、一个绝缘层32和一个单元板极33。一个节点接触孔30是形成在第一中间绝缘层25、渗氮硅层26、第二中间绝缘层28和第三中间绝缘层29内，而轻掺杂N型源极区域22C是暴露到节点接触孔30。存储节点电极31形成在第三中间绝缘层29上，并且经过节点接触孔30电连接到轻掺杂N型源极区域22C。存储节点电极31由绝缘层32覆盖，而单元板极33通过绝缘层32与存储节点电极31相对。
补偿晶体管是外部电路PC的一个主要的电路元件。补偿晶体管中的一个被安排到P型硅基片21的右边区域的有源区。补偿晶体管是由一个N沟道增强型场效应晶体管34和一个P沟道增强型场效应晶体管35的结合来实现。左边有源区域被安排给N沟道增强型场效应晶体管34，而右边有源区被安排给P沟道增强型场效应晶体管35。
该N沟道增强型场效应晶体管34包括一个绝缘栅层34a、一个形成在绝缘栅层34a上的栅极34b和高掺杂N型源极/漏极区域34c/34d.另一方面，一个N型凹槽36形成在右边有源区域内，而P沟道增强型场效应晶体管包括一个绝缘栅层35a、一个形成在绝缘栅层35a上的栅极35b和高掺杂P型源极/漏极区域35c/35d。
该N沟道增强型场效应晶体管34和P沟道增强型场效应晶体管35被第一中间绝缘层25的右边部分复盖。右边部分比左边部分薄一些，而台阶37是形成在左边和右边区域之间。接触孔25b/25c形成在第一中间绝缘层25和渗氮硅层26内，而高掺杂N型漏极区34d和高掺杂P型漏极区域35d分别暴露到接触孔25b/25c。
一个信号线路层38在氮化硅层26上扩展，并且是经过接触孔25b/25c电连接到高掺杂N型漏极区域34d和高掺杂P型漏极区域35d。该信号线路层38是由硅化钨形成，并且位线27和信号线路层38都是由一个硅化钨层制作图形而成。信号线路层38可以有硅化物结构并且与位线27一起由高熔点金属硅化物薄片和多晶硅片加工而成。信号线路层38在渗氮硅层26上均匀扩展，并且是埋内在第二中间绝缘层28内。第二中间层绝缘层28的上表面是与信号线路层38的上表面共面的。并且由于这个原因，信号线路层38比位线27厚。在此情况下，信号线路层38是500毫微米厚，而宽度范围是从0.35微米到0.8微米。信号线路层38是在0.35微米到10微米的距离范围内与其他信号线路分开。信号线路层38和第二中间绝缘层28是由第三中间绝缘层29覆盖。
在另一个实施例中，一个信号线路层40如图5中所示只直接连接到高掺杂N型漏极区域34d。P沟道增强型场效应晶体管35是经过另一导电线连接到信号线路层38。另外，P沟道增强型场效应晶体管35可以单独地在外部电路中使用。
从前面的描述中可以清楚地看出，第一中间绝缘层25在左右两区域之间的厚度是不同的，并且位线27的上表面是与信号线路层38的上表面是共面的。这样的结果是位线27比信号线路层38更薄。由于这个原因，少量的寄生电容连到位线27，而信号线路层38具有小的电阻。该位线27由小量的寄生电容连接，而该信号线路层38的电阻是小的。位线27和信号线路层38以高速传播信号，同时小量的寄生电容减少了该半导体动态随机存取存储器器件的功率消耗。
图6A到6H图解一个用于构造如图5所示半导体动态随机存取存储器器件的过程。这过程开始于准备一个P型硅基片21，并且N型凹槽36形成在P型硅基片21的右边区域内。厚的场氧化物层24使用LOCOS技术选择地在P型硅基片21和N型凹槽36上生长到300毫微米厚，并且确定了有源区域。该有源区域是被热氧化，而绝缘栅层22a，34a和35a在这有源区域上生成到8毫微米至20毫微米。
高掺杂N型多晶硅是在整个半导体结构产物上沉积到200毫微米厚。光刻胶溶液被喷到高掺杂N型多晶硅层上，并且烘干以致形成一个光刻胶层。对于栅极的图案图形被转换给光刻胶层，并且在光刻胶内形成一个栅极的潜像。该潜像被发展，且这光刻胶层形成为一个光刻胶蚀刻掩膜(没有显示)。在这种方法中，光刻胶蚀刻掩膜是用光刻技术加工在多晶硅层上的。
使用光刻胶蚀刻掩膜，该多晶硅层被选择地蚀刻掉，并且字线WL和栅极34b/35b就形成了，在绝缘栅层22a上的字线WL起着栅极电极22b的作用。
一个光刻胶离子注入掩膜(没有显示)被在半导体结构产生物上加工图形。光刻胶离子注入掩膜覆盖分配给外部电路PC的有源区域，磷是以1×1013cm-2到5×1013cm-2的剂量在40KeV的加速能量下离子注入到这有源区域，并且轻掺杂N型源极/漏极区22c/22d以自校准方式与栅极电极22b一起形成在这有源区。光刻胶离子注入掩膜被除去，而绝缘栅层22a、栅极22b和轻掺杂N型源极/漏极区域22c/22d做为一个整体构成了N沟道增强型场效应晶体管22。
另一个光刻胶离子注入掩膜(没有显示)被在这合成半导体结构上加工图形。光刻胶离子注入掩膜覆盖住分配给存储器单元MC和N型凹槽36的有源区域，以及分配给暴露到光刻胶离子注入掩膜的开孔的N沟道增强型场效应晶体管34的有源区域。磷或砷是在50KeV的加速能量下被离子注入到3×1015cm-2的有源区，而高掺杂N型源极/漏极区域34c/34d与栅极34b一起以自校准方式形成在有源区。绝缘栅层34a、栅极34b和高掺杂N型源极/漏极区34c/34d做为一整体构成了N沟道增强型场效应晶体管34。光刻胶离子注入掩膜被除去。
还有一个光刻胶离子注入掩膜(没有显示)被在合成半导体结构上加工图形。光刻胶离子注入掩膜覆盖住分配给存储单元MC和N型沟道增强型场效应晶体管34的有源区，以及分配给暴露到光刻胶离子注入掩膜的开孔的P沟道增强型场效应晶体管35的有源区域，在50KeV的加速能量下硼或者二氟化硼被离子注入到3×1015cm-2有源区，而高掺杂P型源极/漏极区35c/35d与栅极35b一起以自校准方式形成在该有源区。绝缘栅层35a，栅极35b和高参杂P型原极/漏极区35c/35d做为一整体构成P沟道增强型场效应晶体管35。光刻胶离子注入掩膜被除掉。合成的半导体结构如图6A所示。
接着，在二氧化硅中的绝缘材料被沉积在整个合成半导体结构的表面上，并且形成第一中间绝缘层25。在此情况下，二氧化硅体系中的绝缘材料是二氧化硅和硼硅酸磷玻璃。这合成半导体结构被放在一个低压力化学气相沉积系统的反应器内，包含硅烷(SiH4)和一氧化二氮(N2O)气态混合物被引入到反应器中。硅烷在摄氏800度被高温分解，而二氧化硅沉积到100毫微米厚覆盖在合成半导体结构整个表面。接下来，包含四乙硼酸盐(Si(OC2H5)4)、磷化氢(PH3)、二甲硼酸盐(B(OCH3)3)和氧(O2)的混合气体被引入到反应器中，而硼硅酸磷玻璃被在二氧化硅层上沉积到800毫微米厚。硼硅酸磷玻璃层在750到900摄氏度之间回流，并且用化学机械抛光使硼硅酸磷玻璃层减少300毫微米。在这种方法中，第一中间绝缘层25形成在如图6A所示的合成半导体结构上。
一个光刻胶蚀刻掩膜50被在第一中间绝缘层25上加工图形，而第一中间绝缘层25的右边区域没有被光刻胶蚀刻掩膜覆盖。硼硅酸磷玻璃层是被选择地刻蚀掉300毫微米厚。一种采用缓冲氢氟酸的湿法腐蚀或者一种在碳氟化合物中采用蚀刻气体的各向异性的刻蚀都适用于选择蚀刻。结果，就产生了如图6B所示的300毫微米的台阶37。
光刻胶刻蚀掩膜50被除去，而氮化硅被采用低压化学气相沉积法沉积到100毫微米厚，并且氮化硅层26如图6C所示一致地形成在第一中间绝缘层25上。
硼硅酸磷玻璃被采用低压化学气相沉积法如图6C所示在合成半导体结构的整个表面沉积到500毫微米厚，并且硼硅酸磷玻璃被回流，硼硅酸磷玻璃层被化学机械地抛光掉300毫微米，并且如图6D所示被平面化。
一个光刻胶蚀刻掩膜50被采用光刻技术在硼硅酸磷玻璃层上加工图形，并且为位线27和信号线路层40确定了图案。利用光刻胶蚀刻掩膜50，硼硅酸磷玻璃层通过采用各向异性蚀刻技术被选择地蚀刻掉，并且它被加工图形为第二中间绝缘层28。氮化硅层26在各向异性蚀刻中间起到蚀刻阻挡层作用，并且这刻蚀剂被期望对于氮化硅有较大的选择性。在此情况下，该刻蚀剂是在碳氟化合物系统中，并且有18种顺序的选择性，如果一个磁控管反应离子刻蚀被用于各向异性刻蚀，该刻蚀剂包含CHF3和CO，并且流速被调节到20sscm/80sscm。电功率是600瓦特，压力是8帕，而磁场强度是400高斯。
如图6E所示槽53a/53b形成在第二中间绝缘层28内，并且大约是在存储器单元MC上方200毫微米深以及在N沟道增强型场效应晶体管34上方500毫微米。光刻胶蚀刻掩膜被除掉。
另一个光刻胶蚀刻掩膜被在第二中间绝缘层28和氮化硅层26上加工图形，并且在高掺杂N型漏极区22d和高掺杂N型漏极区34d上面有一些开孔。氮化硅层26和第一中间绝缘层25被各向异性蚀刻掉以致形成如图6F所示接触孔25a/25b。
接下来，采用溅射技术或者低压化学气相沉积技术使硅化钨沉积在合成半导体结构的整个表面。硅化钨填充接触孔25a/25b和槽53a/53b，并且在第二中间绝缘层28生出一个800毫微米厚的硅化钨层。
如果对于位线27和信号线路层40需要多面结构的话，采用低压化学气相沉积法沉积出一个100毫微米厚的高掺杂N型多晶硅层，而一个700毫微米厚的硅化钨层被叠在高掺杂N型多晶硅层上。
硅化钨层被化学机械地抛光直到第二中间绝缘层28再露出来。然后，如图6G所示位线27被埋在槽53a中，而信号线路层40被埋在槽53b中。
二氧化硅系统中的绝缘材料被沉积在合成半导体结构的整个表面上，并且形成第三中间绝缘层29，而第三中间绝缘层29被平面化。一个光刻胶蚀刻掩膜(没有显示)被用光刻技术在第三中间绝缘层29上加工图形，而第三中间绝缘层29、第二中间绝缘层28、氮化硅层26和第一中间绝缘层25都被各向异性地刻蚀掉以致形成结点接触孔30。轻掺杂N型源极区22c暴露到结点接触孔30。
接下来，高掺杂N型多晶硅沉积在合成半导体结构的整个表面上，高掺杂N型多晶硅填充该结点接触孔30，并且在第三中间绝缘层29上生出700毫微米厚的一个高掺杂N型多晶硅层。一个光刻胶蚀刻掩膜(没有显示)被用光刻技术在高掺杂N型多晶硅层上加工图形，而高掺杂N型多晶硅层被在存储节点电极31上加工图形。存储节点电极31经过节点接触孔30电连接到轻掺杂N型源极区22c。
合成半导体结构被清洁，及自然的氧化物在缓冲氢氟酸中从存储结点电极31中去掉。氮化硅在存储结点电极31上沉积7毫微米厚，而氮化硅层在800摄氏度潮湿的环境中部分地被氧化。因此，氮化硅膜部分地转变为一种氧化硅膜。最后，高掺杂N型多晶硅在合成半导体结构整个表面沉积150毫微米厚，氮化硅和二氧化硅的合成层以及高掺杂N型多晶硅层如图6H所示被依次加工成绝缘层32和单元板极33的图形。
此后，一个中间绝缘层、接触孔、金属线路层和一个钝化层都依次地形成在合成半导体结构上，并且半导体动态随机存取存储器器件就完成了。
在此情况下，存储器单元MC起着数据存储工具的作用，而第一中间绝缘层25和氮化硅层26结合一起形成第一中间层绝缘结构。低掺杂N型漏极区22d和高掺杂N型漏极区34d分别担当第一通道和第二通道的作用，而位线27和信号线路层40分别担当第一导电路径和第二导电路径的作用。第二中间绝缘层28和第三中间绝缘层29作为一个整体构成一个第二中间层绝缘结构。
从前面的描述中清楚地看出，半导体动态随机存取存储器器件经过图6A到6H所示的序列过程制造。在这制造过程中，台阶37形成在第一中间绝缘层25，并且被转换到氮化硅层26。台阶37确定了不同深度的槽53a/53b，并且位线27和信号线路层40在厚度上彼此是不同的，且同时经过化学机械抛光在槽53a/53b中加工图形。位线27和信号线路层40与第二中间绝缘层28共平面。这结果导致在图形转换期间对于集中的深度产生大的边界。由于这个原因，图形图像精确地被转换到光刻胶层从而将导电层制成存储节点电极31的图形。
第二实施例图7示出了体现本发明的另一个半导体动态随机存取存储器器件，以及一个具有n-型凹槽59的P型硅基片58上制造的该半导体动态随机存取存储器器件。图7所示的该半导体动态随机存取存储器器件在堆叠式存储电容器60的位置上与图4所示半导体动态随机存取存储器器件不同。这堆叠式存储电容器60在N沟道增强型场效应晶体管61上面，在位线62和信号线路层63的下面。该堆叠式存储电容器60、N沟道增强型场效应晶体管61和一补偿晶体管64在结构上类似于第一实施例的那些，并且由于这个原因，电路元件60、61和64的杂质区域、层和电极都用与第一实施例中杂质区域、层和电极相对应相同的参考标记来表示没有再作详细地描述。
场效应晶体管61、34和35被第一中间绝缘层65覆盖，一个位接触孔65a形成在第一中间绝缘层65内。轻掺杂N型源极区22c是露在位接触孔65a，而存储节点电极31是保持与轻掺杂N型源极区22c的接触。
堆叠式存储电容器60被提供在第一中间绝缘层65上，并且被第二中间绝缘层66覆盖。困绕着堆叠式存储电容器60的第二中间绝缘层66比在外部电路64上的第二中间绝缘层66厚，因此形成了台阶67a。一个氮化硅层67一致地在第二中间绝缘层66上扩展，而台阶67a被转换到氮化硅层67。
一个第三中间绝缘层68形成在氮化硅层67上，一个浅凹槽68a和一个深凹槽68b形成在第三中间绝缘层68内。一个位接触孔69a和接触孔69a/69c连接该浅凹槽68a和深凹槽68b到轻掺杂N型漏区22d以及高掺杂N型漏区/高掺杂N型漏区34d/35d。位线62形成在浅凹槽68a内，而信号线路层63形成在深槽68b内。位线62、信号线路层63和第三中间绝缘层68彼此之间是共面的。在这种情况下，位线62和信号线路层63具有多面结构或者一个包括一个钨薄层、一个氮化钛薄层和一个如钛薄层的高熔点金属层的多层结构，并且该信号线路层63是500毫微米厚。位线62和信号线路层63可以是由钛形成或是多面结构，或者是具有铝或铜，氮化钛薄层和钛薄层的导电金属薄层的多层结构。氮化钛薄层起着阻挡金属层作用，以防止高掺杂N型漏极区34d中的N型掺杂杂质与高掺杂P型漏极区35d中的P型掺杂杂质的所不期望的彼此混合。
下面的描述是参照图8A到8F一个制造图7所示半导体动态随机存取存储器器件的过程。该过程开始于P型硅基片58的准备，以及形成在P型硅基片58的右边区域内的N型凹槽59的准备。厚的场氧化物层24选择地用LOCOS技术生长在P型硅基片57和N型凹槽59上300毫微米厚。并且确定了有源区。有源区经过热氧化而绝缘栅层22a、34a和35a在有源区上生长到8毫微米到20毫，微米厚。
高掺杂N型多晶硅在合成半导体结构的整个表面沉积到200毫微米厚一个光刻胶蚀刻掩膜(没有显示)用光刻技术在高掺杂N型多晶硅层上加工图形。
采用光刻胶蚀刻掩膜，该高掺杂N型多晶硅层被选择地蚀刻掉，并且形成字线WL和栅极34b/35b。在绝缘栅层22a上的字线WL起栅极22b的作用。
一个光刻胶离子注入掩膜被(没有显示)在该合成半导体结构上加工图形。该光刻胶离子注入掩膜覆盖分配给外部电路PC的有源区。磷是以1×1013cm-2到5×1013cm-2的剂量在40KeV的加速能量下离子注入到该有源区，并且轻掺杂N型源极/漏极区22c/22d以自校准方式与栅极电极22b一起形成在这有源区。光刻胶离子注入掩膜被除去，而绝缘栅层22a、栅极22b和轻掺杂N型源极/漏极区22c/22d做为一个整体构成了N沟道增强型场效应晶体管61。
另一个光刻胶离子注入掩膜(没有显示)被在该合成半导体结构上制作图形。光刻胶离子注入掩膜覆盖分配给存储器单元MC和N型凹槽36的有源区，以及分配给暴露到光刻胶离子注入掩膜开孔的N沟道增强型场效应晶体管34的有源区。磷或砷是在50KeV的加速能量下被离子注入到3×1013cm-2的有源区，而高掺杂N型源极/漏极区域34c/34d与栅极34b一起以自校准方式形成在该有源区。绝缘栅层34a，栅极34b和高掺杂N型源极/漏极区34c/34d做为一个整体构成了N沟道增强型场效应晶体管34光刻胶离子注入掩膜被除去。
另外一个光刻胶离子注入掩膜(没有显示)在合成半导体结构上制作图形。光刻胶离子注入掩膜覆盖在分配给存储单元MC和NN沟道增强型场效应晶体管34的有源区，以及分配给暴露在光刻胶离子注入掩膜的开孔的P沟道增强型场效应晶体管35的有源区。在50KeV的加速能量下硼或者二氟化硼被离子注入到3×1013cm-2的有源区，而高掺杂P型源极/漏极区35c/35d与栅极35b一起以自校准方式形成在该有源区。绝缘栅层35a、栅极35b和高掺杂P型源极/漏极区35c/35d做为一个整体构成P沟道增强型场效应晶体管35，而N沟道增强型场效应晶体管34和P沟道增强型场效应晶体管35结合在一起形成补偿晶体管64。光刻胶离子注入掩膜被除掉。该合成半导体结构如图8A所示。
N沟道增强型场效应晶体管61和补偿晶体管64被第一中间绝缘层65覆盖。在此情况下，第一中间绝缘层65是由二氧化硅体系中的绝缘材料形成，而这种绝缘材料是二氧化硅和硼硅酸磷玻璃。该合成半导体结构被放在一个低压化学气相沉积系统的反应器内，包含硅烷(SiH4)和一氧化二氮(N2O)的气态混合物被引入反应器中。硅烷在摄氏800度被高温分解，而二氧化硅在合成半导体结构整个表面沉积到100毫微米厚。接下来，包含四乙硼酸盐(Si(OC2H5)4)、磷化氢(PH3)、二甲硼酸盐(B(OCH3)3)和氧(O2)的混合气体引入到反应器中，而硼硅酸磷玻璃被在二氧化硅层上沉积到600毫微米厚。硼硅酸磷玻璃层在750到900摄氏度之间回流，并且用化学机械抛光使硼硅酸磷玻璃层减少300毫微米。在这种方法中，第一中间绝缘层65形成在合成半导体结构上。
一个光刻胶蚀刻掩膜(没有显示)被采有光刻技术在第一中间绝缘层65上制作图形，而该第一中间绝缘层65被各向异性地蚀刻掉以致形成节点接触孔65a。低掺杂N型源极区22c暴露到该结点接触孔65a。
接下来，高掺杂N型多晶硅被沉积在合成半导体结构的整个表面。该高掺杂N型多晶硅填充节点接触孔65a，并且在第一中间绝缘层65上生出一个700毫微米厚的n-型多晶硅层。一个光刻胶蚀刻掩膜(没有显示)被采用光刻技术在高掺杂N型多晶硅层上制作图形，而高掺杂N型多晶硅层被加工成存储结点电极31的图形。该存储结点电极31经过结点接触孔65a电连接到轻掺杂N型源极区22c。
该合成半导体结构被清洁，而自然的氧化物在缓冲氢氟酸中从存储结点电极31中去掉。氮化硅在存储结点电极31上沉积7毫微米厚，而氮化硅层在800摄氏度潮湿的环境中部分地被氧化。因此，氮化硅膜部分地转变为一种氧化硅膜。高掺杂N型多晶硅在合成半导体结构整个表面沉积150毫微米厚，氮化硅和二氧化硅的合成层以及高掺杂N型多晶硅层如图6H所示被依次加工成绝缘层32和单元板极33的图形。存储结点电极31、绝缘层32和单元板极33做为一个整体构成如图8B所示的堆叠式存储电容器60。
硼硅酸磷玻璃沉淀在整个合成半导体结构表面上，并且形成一个硼硅酸磷玻璃层。该硼硅酸磷玻璃层被回流。一个光刻胶蚀刻掩膜80被采用光刻技术在该硼硅酸磷玻璃层上制作图形，并且在分配给外围电路的区域上有一开口。采用光刻胶蚀刻掩膜80，该硼硅酸磷玻璃层被部分地蚀刻掉，并形成如图8C所示的台阶67。因此，该硼硅酸磷玻璃层形成了第二中间绝缘层66。
光刻胶蚀刻掩膜80被除去，而氮化硅被采用低压化学气相沉积法沉积到100毫微米厚。氮化硅形成氮化硅层67一致在第二中间绝缘层66上扩展，而台阶67被转换到氮化硅层67。
硼硅酸磷玻璃在氮化硅层67上沉积到500毫微米厚，而形成第三中间绝缘层68。第三绝缘层68被回流。。第三中间绝缘层68经过化学机械抛光如图8D所示被平面化，并且厚度被减去300毫微米厚。
一个光刻胶蚀刻膜82被采用光刻技术在第三中间绝缘层68上制作图形，并且具有对应于位线62和信号线路层63的开口。第三中间绝缘层68被各向异性地腐蚀掉直到氮化硅层67露出。这各向异性的蚀刻是在碳氟化合物体系中进行。它在硼硅酸磷玻璃和氮化硅之间有很大的选择性。然后，浅凹槽68a和深凹槽68b如图8E所示形成在第三中间绝缘层68中。光刻胶蚀刻掩膜被除掉。
另一个光刻胶蚀刻掩膜83被在合成半导体结构上加工图形，并且在轻掺杂N型漏极区22d高掺杂N型漏极区34d和高掺杂P型漏极区35d上都有开口。氮化硅层67，第三中间绝缘层66和第一中间绝缘层65各向异性地被蚀刻以致形成如图8F所示的69a、69b和69c。
接下来，钛被采用一种溅射或者低压化学气相沉积法沉积到60毫微米厚，氮化钛被用溅射或化学气相沉积法沉积到100毫微米厚以及铝或铜被用溅射或化学气相沉积法沉积到500毫微米到1000毫微米厚。该钛薄膜、氮化钛薄膜和铝/铜薄膜结合在一起在第三中间绝缘层68上形成一混合层。
该混合层化学机械地被抛光直到第三中间绝缘层68再露出来，并且形成位线62和信号线路层63。虽然在图中没有显示，但位线62被安排以0.35微米间隔平行于其它位线，而信号线路层63也被设置成平行于其它信号线路层。
该半导体动态随机存取存储器器件和执行第二实施例的过程实现了所有第一实施例的优点。因此，对于存储电容器60热处理的条件的确定与位线62无关，并且热处理能在高于500摄氏度执行。因此，第二实施例在过程条件中的灵活性方面较高。
虽然已经显示和描述了本发明的具体实施例，但是很明显对于技术上熟知的人们所做的一些改变和修改都不会脱离本发明的实质及范围。
例如，位线和信号线路层可以有一种具有一层钨薄膜、一层氮化钛膜和一层钛薄膜的混合结构或者另一种具有一层铝/铜薄膜，一层氮化钛薄膜和一层钛薄膜的混合结构。在这种情况下，氮化钛层起着一种阻挡金属层作用以阻止来自高掺杂N型漏极区24d和高掺杂P型漏极区35d的N型/P型掺杂杂质的扩散。由于这个原因，对于如图4所示信号线路层38该混合结构是期望的。另外，位线和信号线路层可以用另外的高熔点金属或其它金属形成。在任何情况下，必须限制热处理要低于金属/高熔点金属的熔点。
当位线27和信号线路层38具有图4所示的混合结构时，过程被做如下修改。接触孔形成在氮化硅层29和槽53a/53b形成后的第一中间绝缘层28中，而轻掺杂N型漏极区22d、高掺杂N型漏极区34d和高掺杂P型漏极区35d都分别暴露到接触孔。钛被采用溅射或化学气相沉积法沉积到60毫微米厚，氮化钛被采用溅射或化学气相沉积法沉积到100毫微米厚，以及铝或铜被采用溅射或化学气相沉积法沉积到500毫微米到1000毫微米厚。该混合层被化学机械地抛光直到第二中间绝缘层28露出来，而位线27和信号线路层38被埋在第二中间绝缘层28中。第三中间绝缘层2 9形成在位线27和信号线路层40上，并被平面化。结点接触孔30被采用光刻技术及各向异性地刻蚀形成，而低掺杂N型漏极区22c被暴露到结点接触孔30。钛被采用溅射法沉积到60毫微米厚，氮化钛被采用化学气相沉积法沉积到100毫微米厚，以及钨被采用低压化学气相沉积法沉积到700毫微米厚。钨层被制作图形为存储结点电极31。氧化钽(Ta2O5)在合成半导体结构的整个表面上沉积到8毫微米厚，它在摄氏100度到400度。在氧等离子体中退火。氧化钛被采用化学气相沉积或溅射沉积到150毫微米厚。该氮化钛层和该混合结构被选择地刻蚀以致在分配给存储器单元阵列的区域上形成绝缘层32和单元板极33。因此，许多种材料都适合于该半导体动态随机存取存储器器件。
位线和信号线路层在厚度上的不同也适合于其它种类的半导体存储器如，例如，一个半导体静态随机存取存储器器件或一种半导体只读存储器器件。
权利要求
1.一个制造在一种半导体基片(21；58)之上的半导体存储器器件，包括一个为存储数据信息制造在所述半导体基片的第一部分上的数据存储器件(MC；60/61)；一个为控制对所述数据存储器件的数据存取制造在所述半导体基片的第二部分上的外部电路(PC；64)；一个形成在所述半导体基片的所述第一部分和所述第二部分上的第一中间层绝缘结构(25；65/66/67)；并且具有一组接触孔(25a/25b/25c；69a/69b/69c)，其延伸到分配给代表所述数据信息的第一个信号的所述数据存储器件的第一端口(22d)和分配给第二信号的所述外部电路的第二端口(34d；34d/35d)；一个在所述第一部分上的所述第一中间层绝缘结构上扩展的第一导电通路(27；62)，且电连接到所述第一端口；和一个在所述第二部分上的所述第一中间层绝缘结构上扩展的第二导电通路(40；63)，并电连接到所述第二端口，其特征在于所述第一导电通路有一个第一厚度和第一上表面，而所述第二导电通路有比所述第一厚度大的第二厚度和基片上与所述第一上表面共面的第二上表面。
2.根据权利要求1所述的半导体存储器件，其特征在于寄生电容为沿所述第一导电通路传播的信号传播速度的一个主要因素，而电阻对于一个信号沿所述第二导电通路的传播速度是一主要因素。
3.根据权利要求1所述的半导体存储器件，其特征在于所述数据存储器件包括一个具有用于以电充电形式存储一位数据信息的存储电容器(23；60)的动态随机存取存储器单元(MC)和一个用于在所述存储电容器和所述第一端口之间提供一导电通道的开关晶体管(22；61)。
4.根据权利要求3所述的半导体存储器器件，进一步包括一个形成在所述第一中间层绝缘结构上的第二中间层绝缘结构(28/29)，其将所述第一导电通路和所述第二导电通路夹在所述第一中间层绝缘结构和所述第二中间绝缘层之间，形成在所述第二中间绝缘结构上的所述存储电容器(23)以便寄过形成在所述第一中间层绝缘结构和所述第二中间层绝缘结构内的一个结点接触孔(30)。
5.根据权利要求3所述的半导体存储器件，其特征在于所述第一中间层绝缘结构有一个第一中间绝缘层(65)和一个叠在所述第一中间绝缘层上的第二中间绝缘层(66/67)，所述第一导电通路(62)和所述第二导电通路(63)形成在所述二中间绝缘层(66/67)上，而所述存储电容器(60)形成在所述第一中间绝缘层(65)上。
6.根据权利要求1所述的半导体存储器件，其特征在于所述第一导电通路(27；62)和所述第二导电通路(40；63)由硅化钨形成。
7.根据权利要求1所述的半导体存储器件，其特征在于所述第一导电通路和所述第二导电通路都有一个具有一个多晶硅层和叠在所述多晶硅层上的高熔点金属硅化物层的多层结构。
8.根据权利要求1所述的半导体存储器件，其特征在于所述第一导电通路和所述第二导电通路都有一个具有一个高熔点金属层、一个叠在所述高熔点金属层上的高熔点氮化金属层和一个叠在所述高熔点氮化金属层上的金属层的多层结构。
9.根据权利要求8所述的半导体存储器件，其特征在于所述高熔点金属层和所述高熔点氮化金属层是由钛和氮化钛形成，而所述金属层是由从钛、铝和铜所选出的导电金属构成。
10.一个用于制造一半导体动态随机存取存储器件的过程，其特征在于包括下面步骤a)准备一个半导体基片(21；58)；b)在所述半导体基片的第一部分和所述导体基片的第二部分上，分别制造第一种含有一个数据存储器件在内的电路元件(22；60/61)和第二种含有一个外部电路在内的电路元件(34/35；64)；c)用具有一台阶(37；67)的一个第一中间层绝缘结构(25/26；65/66/67)盖住所述第一种电路元件和所述第二种电路元件使所述第一中间层绝缘结构在所述半导体基片的所述第一部分上的第一部分和所述半导体基片的所述第二部分上的第二部分之间的厚度不同；d)在所述第一中间层绝缘结构上形成第二中间绝缘层(28；68)；e)用位于所述第一中间层绝缘结构的第一部分上的第一深度形成一个第一凹槽(53a；68a)，用比所述第一深度大的位于所述第一中间层绝缘结构的第二部分上的第二深度形成一个第二凹槽(53b；68b)，形成一个连接所述第一凹槽到所述第一种电路元件的第一端口(22d)的第一接触孔(25a；69a)和一个连接所述第二凹槽到在所述第二中间绝缘层中的所述第二种电路元件的第二端口的第二接触孔(25b；69b/69c)；f)以填充所述第一凹槽和所述第二凹槽和在所述第二中间绝缘层上生出一个导电层的方式沉积导电材料；和g)均匀地移去所述导电层直到所述第二中间绝缘层露出，因此在所述第一凹槽和所述第二凹槽内留下厚度不同的第一导电通路(27；62)和第二导电通路(38；40；63)。
11.根据权利要求10所述的过程，其特征在于所述第一中间层绝缘结构包括有具有所述台阶(37)的第一绝缘层(25)和以第一绝缘材料形成并均匀地在所述第一层上扩展的第二绝缘层(26)，且所述第二中间绝缘层由采用一种在所述第一种绝缘材料和所述第二种绝缘材料之间有选择的蚀刻剂刻蚀的第二种绝缘材料来形成。
12.根据权利要求11所述的过程，其特征在于步骤e)包括下面分步骤e-1)在所述第一中间层绝缘结构的所述第一部分上和所述第一中间层绝缘结构的所述第二部分上具有第一开口的所述第二中间绝缘层上形成一个第一蚀刻掩膜(52)，e-2)用所述刻蚀剂选择地去除所述第二中间绝缘层(28)直到所述第二绝缘层被暴露以致形成所述第一凹槽(53a)和所述第二凹槽(53b)，e-3)在所述第一端口和所述第二端口上具有第二开口的所述步骤(e-2)的合成结构上形成一个第二蚀刻掩膜(53)，和e-4)为形成所述第一接触孔(25a)和所述第二接触孔(25b)依次地蚀刻所述第二绝缘层(26)和所述第一绝缘层(25)。
13.根据权利要求10所述的过程，进一步包括如下步骤h)在所述第二中间绝缘层(28)、所述第一导电通路(27)和所述第二导电通路(38/40)上形成一个第三中间绝缘层(29)，和i)制造在所述第三中间绝缘层上包含有所述数据存储器件并经过所述第三中间绝缘层、所述第二中间绝缘层和所述第一中间层绝缘结构电连接到所述第一种电路元件的第三种电路元件(23)。
14.根据权利要求13所述的过程，其特征在于所述第一种电路元件和所述第三种电路元件是一个开关晶体管(22)和一个存储电容器(23)。
15.根据权利要求10所述的过程，其特征在于所述第一种电路元件是一个具有一个开关晶体管(61)和一个连接到所述开关晶体管的存储电容器(60)的动态随机存取存储器单元。
16.根据权利要求15所述的过程，其特征在于所述步骤b)包括一些分步骤b-1)分别在所述半导体基片的所述第一部分和所述半导体基片的所述第二部分内制造所述开关晶体管(61)和所述第二种电路元件(64)，b-2)用具有一个延伸到所述开关晶体管的源极和漏极区之一的结点接触孔(65a)的一个绝缘层(65)覆盖所述开关晶体管和所述第二种电路元件，和b-3)在所述绝缘层以一种经过所述结点接触孔电连接到所述源极和漏极区之一的方式制造所述存储电容器。
全文摘要
一种半导体动态随机存取存储器器件含有开关晶体管(22)、另一个开关晶体管(34/35)一个第一中间层绝缘结构(25/26)、一个位线(27)、一个信号线路层(38)、一个第二中间绝缘层(28/29)、和一个存储电容器(23);寄生电容是对于沿位线(27)信号传播速度的主要因素,而电阻是对于沿信号线路层(38)信号传播速度的主要因素;而该位线比该信号线路层薄。因为相邻位线间的电容占有寄生电容的数量。
文档编号H01L27/108GK1190249SQ9810040
公开日1998年8月12日 申请日期1998年2月9日 优先权日1997年2月7日
发明者谷川高穗 申请人:日本电气株式会社