专利名称：微间距球栅阵列存储器模组的制作方法
技术领域：
本实用新型为一种存储器模组，尤指一种动态随机存取存储器(DRAM，DynamicRandomAccessMemory)的微间距球栅阵列(FBGA)存储器模组。
早期的存储器模组包含一基板以及若干个以一TSOP或一SOJ封装技术完成的存储器集成电路。该存储器集成电路系利用TSOP或SOJ封装技术将一存储器晶片封装于一封装体中。其中存储器晶片则与若干个引脚电连接，因此造成存储器集成电路的面积较大。由于早期的存储器集成电路的面积极大，故在基板上之每单位面积可放置的存储器集成电路数量也较少；因此在一固定面积模组上所能放置的存储器集成电路相对的也较少。其中存储器晶片的容量与成本成正比。若欲完成一高容量的存储器模组，则必须应用一高容量的存储器晶片以完成一高容量的存储器集成电路。因此该高容量的存储器模组的成本必高出许多。
当然随社会不断的在进步，目前高科技产业对于高容量的存储器模组要求也渐渐的提高。若能以最低成本购得最高容量的存储器模组，必是人人所期待的。
因此，本实用新型的目的乃针对以上的缺点进行了妥善的改进，使该存储器模组的成本大幅下降。
为达到上述目的，本实用新型的微间距球栅阵列存储器模组，其包含一基板以及若干个以一若干个微间距规则排列接点封装技术完成的存储器集成电路，系放置于该基板上，其中该若干个存储器集成电路系藉由该基板相互电连接。
如以上所述的微间距球栅阵列存储器模组，较佳，其中该存储器系为一随机存取存储器，而该随机存取存储器系为一动态随机存取存储器。
如以上所述的微间距球栅阵列存储器模组，较佳，其中该若干个微间距规则排列接点系指若干个微间距球栅阵列(FBGA)之接点。
如以上所述的微间距球栅阵列存储器模组，较佳，其中该存储器之集成电路包含一存储器晶片；一封装体，封装该存储器晶片于其中；以及若干个接点，系与该存储器晶片电连接，且利用若干个微间距规则排列接点封装技术形成于该封装体表面。
如以上所述的微间距球栅阵列存储器模组，较佳，其中该存储器集成电路系为一随机存取存储器集成电路，而该随机存取存储器集成电路系为一动态随机存取存储器集成电路。
如以上所述的微间距球栅阵列存储器模组，较佳，其中该存储器晶片系为一随机存取存储器晶片，而该随机存取存储器晶片系为一动态随机存取存储器晶片。该存储器晶片系经由若干条金属线接往若干个金手指，再由该若干个金手指电连接至该若干个接点。
如以上所述的微间距球栅阵列存储器模组，较佳，中该存储器晶片为该封装体所封装，使该存储器晶片不易损坏。
如以上所述的微间距球栅阵列存储器模组，较佳，其中该存储器集成电路之面积与该存储器晶片之面积比率趋近于一，故可节省该封装体。由于该存储器晶片之面积比率趋近于一，使得该存储器集成电路之面积更小，故该存储器集成电路在该基板上可放置之数量更多。
如以上所述的微间距球栅阵列存储器模组，较佳，其中该封装体系为一绝缘体，而该绝缘体系为避免该存储器集成电路之间发生短路。
如以上所述的微间距球栅阵列存储器模组，较佳，其中该封装体系为保护该存储器晶片，使其不易损坏。
如以上所述的微间距球栅阵列存储器模组，较佳，其中该若干个接点系为若干个微间距规则排列接点，而该若干个规则排列接点系指若干个微间距球栅阵列之接点。其中该若干个微间距球栅阵列(FBGA)之接点之间距系小于1.0毫米。
如以上所述的微间距球栅阵列存储器模组，较佳，其中该基板系为一印刷电路板。
本实用新型得藉由下附图及详细说明，俾得一更深入之了解
图1本实用新型较佳实施例的存储器模组图。
图2本实用新型较佳实施例的存储器集成电路的剖析图。
图3本实用新型与现有的存储器模组实际尺寸比较图。
请参阅图1所示，本实用新型的微间距球栅阵列存储器模组系由一基板1以及若干个以微间距球栅阵列(FBGA)封装技术所完成的存储器集成电路2所组合而成。
其中该基板1系为一印刷电路板，而该存储器集成电路2系为一动态随机存取存储器集成电路。该若干个存储器集成电路2得藉由该基板1相互电连接。由于该存储器集成电路2的面积小，故该存储器集成电路2在该基板1上可放置的数量更多。
请参阅图2所示，系为该存储器集成电路2的剖析图。该存储器集成电路包含一存储器晶片3；一封装体4以及若干个球状点阵列的接点5。其中该存储器晶片系为一动态随机存取存储器晶片。
而该存储器晶片3系由该封装体4封装于其中，系为了保护该存储器晶片3，使其不易损坏。该封装体4亦为一绝缘体，能避免该存储器集成电路2之间发生短路。由于该存储器集成电路2与该存储器晶片3之面积比率趋近于1，故可节省该封装体4。也因此，使得该存储器集成电路的面积更小。
该存储器晶片3需经由若干条金属线6接往若干个金手指7，再由该若干个金手指7电连接至该若干个接点5。其中该若干个接点5系利用一若干个微间距规则排列接点封装技术形成于该封装体表面。当然，该若干个微间距规则排列接点系指若干个微间距球栅阵列接点，其中该若干个微间距球栅阵列接点之间距小于1.0毫米。
本实用新型的特点在于利用微间距球栅阵列(FinePitchBallGridArray)封装技术封装的存储器(memory)集成电路以组成一存储器模组。由于每一存储器集成电路面积变小，使得其所组成的存储器模组的可用面积大为增加。换言之，以相同的制程所生产的存储器晶片，在同一面积的基板上，本实用新型所述的存储器集成电路可比现有的摆设更多颗(数量)。例如，64MB的DRAM模组，本实用新型可以用16颗4MB的IC来组成，而现有却要用8颗8MB的IC来组成。以DRAM的造价来说，每升一级(2倍)，其价格即上升好几倍。所以若借由本实用新型揭露的技术，即可利用次一等级的存储器晶片，组成较大容量的存储器模组，而成本却可大为降低。
以图3的比较图为例，图3(a)为本实用新型的微间距球栅阵列存储器模组，图3(b)为现有的存储器模组。相同的大小，本实用新型可使用16颗(一面八颗)64Mbit的FBGA存储器集成电路(IC)，组成128Mbyte的存储器模组，而现有的64MbitTSOP存储器集成电路却只能放8个，组成64Mbyte的存储器模组。由此例可一目了然，利用微间距球栅阵列封装技术于存储器模组上所获得尺寸上的优势。
由上述附图及说明，我们可得以下几点结论一，本实用新型的存储器集成电路的面积小，因此可放置在该基板上的数量也增多，故可降低该存储器模组的成本。
二，本实用新型的存储器集成电路的面积小，故可节省该封装体材料。
三，本实用新型的存储器集成电路的面积小，使得该存储器集成电路的内部电讯传输结构良好，故该存储器集成电路的电性优良。
权利要求1.一种微间距球栅阵列存储器模组，其特征在于其包含一基板；以及若干个以一若干个微间距规则排列接点封装技术完成的记忆面集成电路，系放置以该基板上，其中该若干个记忆面集成电路系借由该基板相互电连接。
2.如权利要求1所述的微间距球栅阵列存储器模组，其特征在于该存储器系为一随机存取存储器或一动态随机存取存储器。
3.如权利要求1所述的微间距球栅阵列存储器模组，其特征在于该若干个微间距规则排列接点系指若干个微间距球栅阵列的接点。
4.如权利要求1所述的微间距球栅阵列存储器模组，其特征在于该存储器的集成电路包含一存储器晶片；一封装体，封装该存储器晶片于其中；以及若干个接点，系与该存储器晶片电连接，且利用若干个微间距规则排列接点封装技术形成于该封装体表面。
5.如权利要求4所述的微间距球栅阵列存储器模组，其特征在于该存储器集成电路系为一随机存取存储器集成电路、一动态随机存取存储器集成电路、一随机存取存储器晶片或一动态随机存取存储器晶片。
6.如权利要求4所述的微间距球栅阵列存储器模组，其特征在于该存储器晶片经由若干条金线接往若干个金手指。
7.如权利要求6所述的微间距球栅阵列存储器模组，其特征在于其中该若干个金手指系电连接至该若干个接点。
8.如权利要求4所述的微间距球栅阵列存储器模组，其特征在于该存储器集成电路的面积与该存储器晶片的面积比率趋近于1。
9.如权利要求4所述的微间距球栅阵列存储器模组，其特征在于该封装体系为一绝缘体。
10.如权利要求4所述的微间距球栅阵列存储器模组，其特征在于该若干个接点系为若干个规则排列接点。
11.如权利要求10所述的微间距球栅阵列存储器模组，其特征在于该若干个规则排列接点系指若干个微间距球栅阵列的接点。
12.如权利要求4所述的微间距球栅阵列存储器模组，其特征在于该若干个微间距规则排列接点系指若干个微间距球栅阵列的接点。
13.如权利要求12所述的微间距球栅阵列存储器模组，其特征在于该若干个微间距球栅阵列的接点之间距系小于1.0毫米。
14.如权利要求1所述的微间距球栅阵列存储器模组，其特征在于该基板系为一印刷电路板。
专利摘要一种微间距球栅阵列存储器模组，其包含一基板以及若干以一微间距球栅阵列(FBGA)接点封装的存储器集成电路，系放置以基板上，其中存储器集成电路系借基板相互电连接，并包含一存储器晶片；一将存储器晶片封装的封装体以及若干个微间距球栅阵列的接点。由于封装体为一绝缘体，故能避免存储器集成电路之间发生短路。存储器晶片需由金属线接往金手指，再由金手指电连接至若干微间距球栅阵列接点，后者系利用一微间距球栅阵列封装技术形成于封装体表面。
文档编号H01L25/065GK2354242SQ9823349
公开日1999年12月15日 申请日期1998年12月23日 优先权日1998年12月23日
发明者杜修文, 邱詠盛, 周镜海, 彭国峰, 林振发, 叶乃华, 何孟南, 阎俊杰, 陈建生, 陈文铨, 陈明辉 申请人:胜开科技股份有限公司