使用分隔结构作为停止层的封装体减薄的制作方法
【技术领域】
[0001]本发明涉及一种形成减薄的经封装的芯片结构的方法，一种形成减薄的经封装的半导体器件的方法，一种形成减薄的经封装的电子芯片的方法，以及一种经封装的芯片结构。
【背景技术】
[0002]在许多技术领域中，使用被封装在封装结构内的电子芯片。存在持续的趋势以提供具有非常小厚度的电子芯片，例如用于功率应用。然而，精确地减薄晶片电子芯片并且处理它们以用于封装和后续工艺处理是一个挑战。
【发明内容】
[0003]在减薄的电子芯片或晶片的处理期间，可能需要以高精度执行对电子芯片或晶片的减薄而不具有质量退化的风险。
[0004]根据示例性实施例，提供了一种形成减薄的经封装的芯片结构的方法，其中该方法包括:提供设置在电子芯片内的分隔结构，由封装结构封装电子芯片的一部分，以及选择性地减薄由封装结构部分地封装的电子芯片，以使得封装结构保持具有比减薄的电子芯片更大的厚度，其中分隔结构用作减薄停止层。
[0005]根据另一示例性实施例，提供了一种形成减薄的经封装的半导体器件的方法，其中该方法包括:在晶片级，在形成晶片的一部分的半导体芯片内形成分隔层，以使得分隔层相对于半导体芯片的在分隔层的另一侧上的第二芯片主体而分隔半导体芯片的在分隔层的一侧上的第一芯片本体；在晶片级，在第一芯片本体中和/或上形成至少一个集成电路元件；从晶片分割芯片；由封装结构封装分割的芯片的一部分；选择性地移除第二芯片本体直至分隔层，以使得封装结构保持具有比第一芯片本体更大的厚度。
[0006]根据又一示例性实施例，提供了一种经封装的芯片结构，其包括:芯片结构，在芯片结构中和/或上的至少一个集成电路元件，形成芯片结构的一部分的分隔结构，以及封装芯片结构的封装结构，其中芯片结构包括相对于分隔结构的材料以及封装结构的材料而可选择性刻蚀的材料。
[0007]根据又一示例性实施例，提供了一种形成减薄的经封装的电子芯片的方法，其中该方法包括:提供具有分隔结构的晶片，分隔结构相对于在分隔结构的另一侧上第二晶片本体而分隔在分隔结构的一侧上的第一晶片本体，在第一晶片本体中和/或上形成集成电路元件，在封装结构中封装晶片的一部分以使得第二晶片本体暴露于环境，以及选择性地移除第二晶片本体直至分隔结构而基本上不移除封装结构，并且在移除之后，将晶片分割为多个减薄的经封装的电子芯片，每个电子芯片包括第一晶片本体的区段以及封装结构的区段。
[0008]示例性实施例具有优点在于，使用分隔结构作为嵌入式减薄停止层而在封装体中减薄了电子芯片或晶片(也即在由封装结构至少部分地封装了电子芯片或晶片之后)。通过在执行减薄工序之前在封装结构内封装电子芯片或晶片，大大简化了对减薄的电子芯片的处理，这是因为封装结构在减薄的配置结构中用作支撑了电子芯片或晶片的刚性和稳定的机械基座。因此，可以由永久封装结构(形成了最终产品的一部分)执行对电子芯片的处理，而不是通过使用临时载体(并未形成最终产品的一部分)。因此，无需附加配置，可以安全地防止由对减薄的结构处理导致的对减薄的电子芯片或晶片的损伤。同时，可以以非常高精度和均匀性执行保护，因为埋设或者嵌入的分隔结构用作可靠和可预测的减薄停止层，以使得减薄工序可以精确地停止在良好限定的位置处。
[0009]根据实施例，特别有利的是，可以在晶片级执行分隔结构的形成以及电子芯片内集成电路元件的形成，也即在将晶片分割为电子芯片(作为晶片区段)之前。可以在封装之后以及在分割电子芯片之前或之后执行减薄工序。因此，可以对于许多电子芯片同时执行在不同的电子芯片之间以高均匀度形成分隔结构以及形成集成电路元件，并且可以已经在封装体中执行了它们的减薄。封装结构可以用作并未通过减薄移除的减薄掩模，由此安全地防止了处理减薄的电子芯片的必需性。
[0010]对其它示例性实施例的描述
[0011]以下，将解释方法以及经封装的芯片结构的其它示例性实施例。
[0012]在本申请的上下文中，术语“经封装的芯片结构”可以特定地表示安装在作为封装体的封装结构(诸如模具结构)内的具有一个或多个电子芯片(诸如从晶片分割或者仍然构成了晶片的一部分的半导体芯片)的结构。这种电子芯片可以具有小于标准晶片厚度和/或小于封装结构厚度的厚度。
[0013]在本申请的上下文中，术语“分隔结构”可以特定的表示嵌入在电子芯片内部中、与相邻材料相比而局部具有不同化学和/或物理特性的结构，特别是在其可刻蚀性(也即其被刻蚀的能力)方面。特别地，分隔结构的材料可以配置为通过具有比相邻材料低的刻蚀速率(特别是具有远远更低的刻蚀速率)的刻蚀而可移除。由于其特殊的化学和/或物理特性，这种分隔结构可以空间地分隔了在分隔结构一侧上芯片材料(诸如芯片本体)与在分隔结构相对另一侧上的芯片材料(诸如另一芯片本体)。由此，分隔结构可以具有用作刻蚀停止层的能力。在分隔结构被配置为薄的平坦层的情况下，其也可以表示为分隔层。电子芯片的分隔结构可以形成晶片的较大分隔主体结构的一部分，晶片包括多个区段，每一个区段具有含有分配的嵌入式分隔结构的电子芯片。特别地，这种分隔主体结构可以被配置为分隔主体层，也即嵌入在整个晶片内并且在整个晶片之上延伸的薄平坦层。
[0014]在本申请的上下文中，术语“选择性地减薄电子芯片”可以特别地表示可以应用如下减薄工序(诸如背面刻蚀工序或机械研磨工序)，其以比封装结构和/或分隔结构远远更高的移除速率(诸如研磨速率或刻蚀速率)来移除电子芯片的材料。
[0015]在本申请的上下文中，术语“减薄停止层”可以特别地表示减薄自动的停止在分隔结构上，因为当到达分隔结构时减薄工序将面对阻挡层以用于减薄工序继续有效移除材料。这可以通过分隔结构的非可刻蚀特性和/或通过在将要制造减薄的经封装的芯片结构的环境中可以检测到(例如通过分析等离子刻蚀装置的废气，其中废气的组分的突然改变表示了背面刻蚀工序现在已经到达分隔结构的事实)的开始移除分隔结构而实现。
[0016]在本申请的上下文中，术语“在晶片级”可以特别地表示并非对于仅个体芯片或者对于大量个体电子芯片(可以由分隔矩阵等等相互连接或者不连接)执行某一工序，而是与之相反地，工序适用于形成了整个晶片(诸如半导体晶片)的一部分的多个电子芯片(诸如半导体芯片)。例如，这种晶片可以是半导体晶片，并且对应的电子芯片可以是该晶片的一部分，其稍后被分割以形成作为相互分隔的结构的电子芯片。
[0017]在本申请的上下文中，“设置在……内”可以特别地理解为“位于……中”或者“埋设在......中”。
[0018]示例性实施例的本质可见，可以以高均匀性将半导体衬底(例如硅晶片、硅芯片)减薄至良好限定的最终厚度而不涉及薄晶片处理或薄芯片处理。特别地，可以通过注入氧(SIMOX)而施加分隔来高度有利地实现封装体减薄。对应的将氧注入标准晶片衬底中随后进行退火工艺导致了形成埋设的氧化硅层。在氧化硅之上的薄单晶硅衬底层随后可以用作衬底以用于半导体制造工艺(前端制造(FE0L),后端制造(BEOL))。系统(衬底、芯片)可以倒装嵌入在诸如模塑化合物(例如用于形成模塑晶片)的封装结构中，并且可以随后采用等离子刻蚀工艺(例如采用模塑结构作为刻蚀掩模)减薄。一旦暴露了埋设的氧化硅层，则有利地停止该刻蚀。因此，可以以高精确度空间地限定刻蚀工序的终止。如果需要的话，暴露的氧化硅层表面可以接着通过进一步高度选择性的刻蚀工艺而容易地移除。在该封装体减薄工艺(或者减薄封装)期间，封装结构可以同时形成封装体自身以及用于封装体减薄工艺的刻蚀掩模。使用埋设的注入氧化硅层作为减薄停止层具有两个重大优点。一方面，廉价的标准半导体衬底可以用作基底(比绝缘体上硅衬底SOI更便宜)。其次，离子注入进入晶态半导体晶片中形成了在晶片内小深度处的分隔结构，例如在微米幅度量级的深度处。因此，集成电路元件(诸如晶体管，特别是具有垂直电流的部件)可以形成在该非常小的晶态表面区域内(如果需要的话，通过在该仍然基本上晶态的表面层上外延生长而附加地增厚)。这种小厚度导致集成电路元件的合适的电子特性。此外，由于对在分隔结构的与具有集成电路元件的薄表面层相对的一侧上的衬底材料的大多数进行背面刻蚀，所以最终芯片的厚度可以非常小。因此，可以制造极薄的电子芯片，这对于功率半导体芯片特别有利。因为封