部分上外延生长的外延生长附加本体并且至少一个集成电路元件，并且第二部分位于分隔结构与第一部分之间。第一部分和第二部分可以一起形成上述第一芯片本体。第一部分的厚度由外延生长工序的条件(特别是持续时间)而限定。第二部分的厚度由离子的注入能量而限定。
[0040]在实施例中，器件包括在另一芯片结构(诸如另一电子芯片)的表面上的另一分隔结构，其中另一芯片结构的一部分与芯片结构一起由封装结构进行封装。因此，许多电子芯片可以同时由共用的模塑结构进行封装。
[0041]在一个实施例中，电子芯片可以用作微机电系统(MSMS)中的传感器或致动器,例如作为压力传感器或加速度传感器。在另一实施例中，电子芯片可以用作用于例如汽车领域的功率应用的半导体芯片，并且可以例如具有至少一个集成的绝缘栅双极型晶体管(IGBT)和/或至少一个集成二极管。
[0042]作为形成了电子芯片的基底的衬底或晶片，可以使用半导体衬底，尤其是硅衬底。备选地，可以提供氧化硅或另一绝缘体衬底。也可以实施锗衬底或II1-V族半导体材料。例如，可以在GaN或SiC技术中实施示例性实施例。然而，也可以使用其上设置了海绵状结构(例如硅层的海绵状结构)的(例如单晶硅的)固体本体作为衬底或晶片。随后可以将用于形成分隔结构的粒子通过或者经由海绵状结构而注入。甚至可以能够稍后使用海绵状结构(具有一些剩余程度结晶度)作为基底以用于在其上外延生长晶态的附加本体(例如晶态硅本体)。
[0043]为了封装，可以使用塑性材料或陶瓷材料。此外，示例性实施例可以使用标准的半导体处理技术，诸如合适的刻蚀技术(包括各向同性和各向异性刻蚀技术，特别是等离子刻蚀、干法刻蚀、湿法刻蚀)，图案化技术(其可以涉及光刻掩模)，沉积技术(诸如化学气相沉积(CVD)、等离子增强化学气相沉积(PECVD)、原子层沉积(ALD)、溅射等等)。
[0044]结合附图从以下说明书和所附权利要求可以使得示例性实施例的上述和其它目标、特征和优点变得明显，其中相同的部件或元件由相同附图标记表示。
【附图说明】
[0045]包括附图以提供对于示例性实施例的进一步理解，并且附图构成了说明书的一部分。
[0046]在附图中:
[0047]图1至图6示出了根据示例性实施例的在执行形成减薄的经封装的芯片结构的方法期间所获得结构的不同截面图。
[0048]图7至图9示出了根据另一示例性实施例的在执行形成减薄的经封装的芯片结构的方法期间所获得的不同结构。
[0049]图10至图17示出了根据又一示例性实施例的在执行形成减薄的经封装的半导体器件期间所获得的不同结构。
[0050]图18示出了根据示例性实施例的芯片装置，其中在不同高度水平处具有分隔结构的多个电子芯片封装在同一个封装结构内。
[0051]图19示出了具有电子芯片的装置，具有部分地封装在封装结构中的埋设分隔结构，并且进一步包括完全封装在封装结构内的逻辑芯片。
[0052]图20至图22示出了根据又一示例性实施例的在晶片级执行形成减薄的经封装的电子芯片的方法期间所获得的不同结构。
【具体实施方式】
[0053]附图中的说明是示意性的并且并未按照比例。
[0054]在更详细参照附图描述示例性实施例之前，将总结已经基于此而研发了示例性实施例的一些总则。
[0055]用于减薄电子芯片的一种传统方案是对待减薄的晶片进行机械研磨，然而其中晶片必须使用用于在研磨工序期间机械稳定化的胶体和/或箔片而被安装在载体系统上。另一传统的方案是使用对待减薄的晶片进行机械晶片研磨，采用在晶片衬底的边缘处留下原始衬底厚度并且在减薄的中心晶片的边缘处形成环以用于晶片的机械稳定化的工艺。另一传统的方案是对嵌入在用于机械稳定化的模具组件中的衬底或芯片进行基于等离子的背面刻蚀(形成了所谓模具晶片)，采用定时等离子刻蚀工艺(基于已知的刻蚀速率)或者通过检测由预处理在所需最终晶片厚度处的、可以触发工艺结束的物质。然而，由于所涉及工艺的固有的非均匀性，所需的传统工序仅展现出受限的减薄精确度。
[0056]因此，以高均匀度(也即不涉及薄晶片处理或芯片处理)将半导体系统(例如硅晶片衬底、硅芯片)减薄至良好限定的最终厚度仍然是挑战。具有弯折倾向的减薄的电子芯片或晶片在制造工序期间以及在分割减薄的晶片期间在处理方面涉及重大技术难题。传统的使用临时载体系统在这种处理减薄的电子芯片期间可以是有用的，但是可能仍然涉及产率损失的风险，并且也涉及附加的工作努力。
[0057]在封装中在芯片级或晶片级上减薄电子芯片并且使用埋设的分隔结构作为减薄停止层的示例性实施例可以克服这种产率损失，并且提供制造的经封装的减薄的电子芯片的改进质量和可靠性。使用临时载体根据这些实施例是并非必要的，因为封装结构自身用作(然而永久的也即仍然包括在最终产品中的)载体。使用注入的刻蚀停止层是高度有利的，因为其允许以低成本形成非常薄的电子芯片或晶片，并且确保了所得到厚度的高度精确度，因为使用分隔结构作为减薄停止层的减薄比由时间控制的减薄远远更加精确。
[0058]图1示出了形成了晶片的一部分的电子芯片100，如图1中虚线示意性所示。基于其执行了所示工艺的晶片是单晶硅晶片。晶片的正面由附图标记106表示，而其背面由附图标记108表示。为了获得图1所示结构，执行氧离子注入，也即高能量的氧粒子102注入晶片中以在硅晶片内形成埋设层。注入工序采用附图标记104示意性示出。因此，在晶片内深度L处形成了富氧区域，其中L可以是数个微米。通过调整氧粒子102的能量，可以调整深度L。通过注入工序，基本上并未损坏晶片的结晶性，甚至厚度L的薄表面层仍然呈现出高度的结晶度。
[0059]为了获得图2所示结构，图1所示结构通过将图1的结构加热至提升的温度而经历退火工序。通过该工序，此处形成为连续层的分隔结构200被形成为埋设在晶片内，并且因此埋设在电子芯片100内。通过形成分隔结构200，在电子芯片100和整个晶片的第一本体202 (由正面106和分隔结构200界定)和第二本体204 (由背面108和分隔结构200界定)之间发生了分隔。
[0060]参照图1和图2，已经描述了连续的未中断的层如何形成为分隔结构200。备选地，也可以在每个实施例中将分隔结构200形成为晶片内的不连续的中断的结构。附加地或者备选地，也可以仅沿着电子芯片100的一个区段形成分隔结构200，而电子芯片100的另一区段保持没有分隔结构200。在该实施例中，减薄将仅停止在电子芯片100的前者区段中，而电子芯片100的后者区段将不会停止减薄，因为分隔结构200在此处局部缺失。采取这种措施可以是有利的，因为其以允许在后者区段中形成一个或多个过孔，或者局部减小了衬底厚度以暴露划片网格。为了保持电子芯片100或晶片的区段没有分隔结构200并且可以采取对应的措施，例如可以局部采用掩模或者可以使用屏蔽层。
[0061]为了获得如图3所示的结构，此处形成为外延生长层的附加本体300仍然在晶片级外延生长在正面106上。可以通过合适的设置外延生长时间而调整附加本体300的厚度1，并且可以例如在3 μ m和60 μ m之间范围内，取决于应用以及以下将要形成的集成电路元件，也即取决于将要形成的器件。在外延生长工序期间，可以有利地利用第一本体202的剩余结晶度，相信其并未受到如上所述注入工序的重大干扰。
[0062]备选地，也可以在其中第一本体202的厚度L足以用于形成用于专用器件设计的集成电路元件的情形中省略外延生长工序。
[0063]有利的，由于注入工序，第一本体202的厚度L非常小，因此所形成的器件特别适用于其中发生垂直电流的功率应用，并且因此如果厚度L或L+1充分小，可以有利地保持电阻值小。
[0064]尽管未示出，但是可以从如图2所示结构或者如图3所示结构开始在附加本体300和/或第一本体202中形成集成电路。这仍然可以在晶片级或者备选地已经在芯片级上(也即在将晶片分割为个体芯片100之后)执行。
[0065]为了获得如图4所示结构，分割图3中所示晶片(例如通过锯切、刻蚀或激光处理)，并且个体芯片100可以嵌入在封装结构400中。这可以对于每一个电子装置100单独执行，或者通过将它们嵌入在共用封装结构400中而对于多个电子器件