薄膜晶体管结构的制作方法
【技术领域】
[0001] 本发明涉及半导体制造技术领域，特别涉及一种薄膜晶体管结构。
【背景技术】
[0002] 薄膜晶体管（ThinFilmTransistor，TFT)是现代微电子技术中的一种关键性电 子元件，目前已经被广泛的应用于平板显示器等领域。非非晶硅薄膜晶体管作为薄膜晶体 管液晶显示（TFT-IXD)和有源矩阵有机发光二极体面板（AM0LED)的核心器件，其场效应迀 移率是非常关键的。
[0003] 目前，现有的薄膜晶体管主要包括栅极、绝缘层、源极和漏极。为了降低源漏金属 层与半导体层a-Si:H(非晶硅）的接触势皇，通常在源漏金属层与半导体层之间会增加一 层磷掺杂的n+a-Si(磷掺杂层)，以形成良好的欧姆接触，提高载流子的输运能力。然而，在 后续的高温制程中，高浓度掺杂的磷会扩散进入半导体层，这会使得薄膜晶体管的漏电流 增加，从而影响显示画面的灰阶。
【发明内容】
[0004] 本发明提出一种薄膜晶体管结构，能降低半导体与金属间的接触势皇，使得二者 形成良好的欧姆接触，有效降低非晶硅薄膜晶体管的漏电流，且不影响其开态电流。
[0005] 为实现上述发明目的，本发明采用如下技术方案： 一种薄膜晶体管结构，包括： 一源极； 一漏极，该漏极与该源极间隔设置； 一半导体层；以及 一栅极，该栅极通过一绝缘层与该半导体层、源极及漏极绝缘设置； 所述半导体层与源极及漏极之间还设有欧姆接触层，所述欧姆接触层进一步包括层叠 的第一磷掺杂层、第二磷掺杂层及第三磷掺杂层，其中，所述第一磷掺杂层靠近半导体层， 所述第三磷掺杂层靠近源极及漏极，且所述第一磷掺杂层的磷掺杂浓度小于第二磷掺杂层 的憐惨杂浓度，所述弟^?憐惨杂层的憐惨杂浓度小于弟二憐惨杂层的憐惨杂浓度。
[0006] 进一步地，在上述的薄膜晶体管结构中，所述半导体层包括层叠的快速成膜层及 慢速成膜层，所述快速成膜层靠近欧姆接触层，所述慢速成膜层靠近绝缘层。
[0007] 进一步地，在上述的薄膜晶体管结构中，所述薄膜晶体管设置于一绝缘基板上，其 中，所述栅极设置于该绝缘基板表面，所述绝缘层设置于所述栅极表面，所述半导体层设置 于所述绝缘层表面，并通过所述绝缘层与栅极绝缘设置，所述源极及漏极间隔设置于所述 半导体层表面并通过绝缘层与上述栅极电绝缘。
[0008] 进一步地，在上述的薄膜晶体管结构中，所述源极及漏极间隔设置于所述半导体 层的上表面，所述绝缘层设置于所述半导体层的下表面。
[0009] 进一步地，在上述的薄膜晶体管结构中，所述薄膜晶体管设置于一绝缘基板上，其 中，所述半导体层设置于该绝缘基板表面，所述源极及漏极间隔设置于所述半导体层表面， 所述绝缘层设置于所述半导体层表面，所述栅极设置于所述绝缘层表面，并通过该绝缘层 与该半导体层、源极和漏极电绝缘。
[0010] 进一步地，在上述的薄膜晶体管结构中，所述源极及漏极设置于所述半导体层的 下表面，所述绝缘层设置于所述半导体层的上表面。
[0011] 进一步地，在上述的薄膜晶体管结构中，所述薄膜晶体管进一步包括一沟道，该沟 道为所述半导体层位于所述源极和漏极之间的区域。
[0012] 进一步地，在上述的薄膜晶体管结构中，所述绝缘层设置于所述栅极和半导体层 之间。
[0013] 进一步地，在上述的薄膜晶体管结构中，所述栅极由铜、铝、镍、镁、铬、钼、钨或其 合金等材料制成。
[0014] 进一步地，在上述的薄膜晶体管结构中，所述绝缘基板为玻璃、石英、陶瓷、金刚 石、硅晶片、聚碳酸酯、聚甲基丙烯酸甲酯、塑料或树脂制成。
[0015] 本发明能降低半导体与金属间的接触势皇，使得二者形成良好的欧姆接触，从而 有效降低非晶硅薄膜晶体管的漏电流，且不影响其开态电流。
【附图说明】
[0016] 图1为本发明薄膜晶体管结构的第一实施例的截面图； 图2为本发明薄膜晶体管结构的第二实施例的截面图； 图3为半导体内部载流子扩散的示意图。
【具体实施方式】
[0017] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对 本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并 不用于限定本发明。
[0018] 请参阅图1，第一实施例的薄膜晶体管结构100为底栅型，其包括：一半导体层10、 一源极11、一漏极12、一绝缘层13及一栅极14。所述薄膜晶体管100形成在一绝缘基板 15表面。
[0019] 本实施例中，所述栅极14设置于所述绝缘基板15表面，所述绝缘层13设置于所 述栅极14表面；所述半导体层10设置于所述绝缘层13表面，通过绝缘层13与栅极14绝 缘设置；所述源极11及漏极12间隔设置并与所述半导体层10电接触，所述源极11、漏极 12及半导体层10通过绝缘层13与上述栅极14电绝缘；所述半导体层10位于所述源极11 和漏极12之间的区域形成一沟道16。
[0020] 所述源极11及漏极12可以间隔设置于所述半导体层10的上表面，此时，所述源 极11、漏极12与栅极14设置于所述半导体层10的不同面，形成一逆交错型薄膜晶体管 100。或者，所述源极11及漏极12可以间隔设置于该半导体层10的下表面，位于绝缘层13 与半导体层10之间，此时，所述源极11、漏极12与栅极14设置于所述半导体层10的同一 面，形成一逆共面型薄膜晶体管。
[0021] 本实施例中，所述源极11及漏极12间隔设置于所述半导体层10的上表面，所述 绝缘层13设置于所述半导体层10的下表面。
[0022] 可以理解，上述源极11及漏极12的设置位置不限于所述半导体层10表面。只要 保证上述源极11及漏极12间隔设置，并与上述半导体层10电接触即可。
[0023] 所述栅极14可由铜、铝、镍、镁、铬、钼、钨或其合金等材料制成。所述绝缘基板15 起支撑作用，其材料可选择为玻璃、石英、陶瓷、金刚石、硅晶片、聚碳酸酯、聚甲基丙烯酸甲 酯等硬性材料或塑料、树脂等柔性材料。
[0024] 本