薄膜晶体管的制作方法
【技术领域】
[0001]本发明是有关于一种电子组件，且特别是有关于一种薄膜晶体管。
【背景技术】
[0002]随着科技的发展，电子组件的微型化已成趋势。当然，薄膜晶体管也不例外。在现有技术中，薄膜晶体管包括栅极、源极、漏极、蚀刻阻挡层以及通道。源极、漏极同属一膜层，且分别设于通道两侧。栅极与通道重叠。蚀刻阻挡层具有暴露出通道顶面的两个通孔。源极与漏极分别填入这两个通孔，而与通道电性连接。然而，这两个通孔的设置使得通道必需保留被通孔暴露出的面积，而不利于薄膜晶体管尺寸的缩减。
[0003]此外，由于源极与漏极是分别填满蚀刻阻挡层的两个通孔而与通道电性连接，因此薄膜晶体管的通道宽度是由上述两个通孔的宽度决定。受限于蚀刻阻挡层的制程能力，蚀刻阻挡层的通孔的尺寸不易精准地控制，从而薄膜晶体管的通道宽度不易为精准值。这样一来，若将多个薄膜晶体管应用于显示面板中时，显示面板便容易因为多个薄膜晶体管之间的电性差异而产生显示画面异常的问题。
[0004]再者，美国专利公开号US 2012/0097955A1提出一种薄膜晶体管，包括栅极、栅极绝缘层、源极、通道层以及漏极。栅极绝缘层覆盖在栅极及基板上。源极配置在部分栅极绝缘层上。通道层配置在栅极绝缘层上，且覆盖栅极上方的部分源极。漏极配置在通道层上且电性连接于通道层。然而，当使用者在外界光线下使用以上述薄膜晶体管制作的显示面板时，外界光线会穿过薄膜晶体管的漏极而照射在通道层上。此时，薄膜晶体管会产生光漏电流，而使显示面板发生显示异常的问题。
【发明内容】
[0005]本发明提供一种薄膜晶体管，其尺寸小且性能佳。
[0006]本发明的薄膜晶体管配置在基板上；薄膜晶体管包括通道、栅极、源极、漏极以及蚀刻阻挡层；通道配置在基板上且位于蚀刻阻挡层与源极之间。；栅极配置在基板上且与通道重叠；源极配置在通道与基板之间且与通道电性连接。通道配置于漏极与基板之间；蚀刻阻挡层配置在漏极与通道之间且具有暴露出部分通道的第一通孔；漏极填入蚀刻阻挡层的第一通孔而与通道电性连接。漏极完全地遮蔽通道。
[0007]在本发明的一实施例中，上述漏极的边缘超出通道的边缘。
[0008]在本发明的一实施例中，上述漏极与通道在基板的承载面的法线方向上的最短距离为H，漏极的边缘与通道的边缘在与法线方向垂直的另一方向上的最短距离为L，而20。^ tan 1 (L/H) ^ 50。。
[0009]在本发明的一实施例中，30° ^ tan 1 (L/H)兰45。。
[0010]在本发明的一实施例中，上述通道的面积为A1，漏极的面积为A2，漏极超出通道的部分面积为(A2-A1)，而 10%^ [(A2-A1)/A1] ^ 80%o
[0011]在本发明的一实施例中，上述源极具有与通道接触的接触区，而漏极遮蔽源极的接触区。
[0012]在本发明的一实施例中，上述通道的面积为A1，接触区的面积为A3，而10%^ (A3/A1)兰 50%。
[0013]在本发明的一实施例中，上述栅极暴露出部分的通道，而源极遮蔽此部分的通道。
[0014]在本发明的一实施例中，一连线方向穿过上述源极在基板上的正投影以及第一通孔在基板上的正投影。源极在与连线方向交越的第一方向上具有第一宽度。蚀刻阻挡层的第一通孔在与第一方向平行的第二方向上具有第二宽度。第一宽度小于第二宽度。
[0015]在本发明的一实施例中，上述通道为完整且无通孔的岛状图案。通道具有面向基板的底面、背向底面的顶面以及连接底面与顶面的外侧面。蚀刻阻挡层的第一通孔暴露出部分的顶面而完全地覆盖外侧面与顶面的交界。
[0016]在本发明的一实施例中，上述通道为完整且无通孔的岛状图案。通道具有面向基板的底面、背向底面的顶面以及连接底面与顶面的外侧面。蚀刻阻挡层的第一通孔暴露出部分顶面以及与此部分顶面直接连接的部分外侧面。
[0017]在本发明的一实施例中，上述通道为具有第二通孔的中空图案。通道具有面向基板的底面、背向底面的顶面以及连接底面与顶面且定义出第二通孔的内侧面。蚀刻阻挡层的第一通孔与通道的第二通孔相通。蚀刻阻挡层的第一通孔暴露出通道的内侧面以及通道的部分顶面。漏极填入蚀刻阻挡层的第一通孔以及通道的第二通孔而与通道的部分顶面以及通道的内侧面接触。
[0018]在本发明的一实施例中，上述薄膜晶体管可进一步包括位于通道与栅极之间的绝缘层。
[0019]在本发明的一实施例中，上述栅极位于绝缘层与基板之间。
[0020]在本发明的一实施例中，上述漏极的材料包括透光导电材料或遮光导电材料。
[0021]在本发明的一实施例中，上述通道的材料包括金属氧化物半导体、单晶硅、多晶硅或非晶硅。
[0022]本发明一实施例的薄膜晶体管中，由于漏极与源极是分别设置在通道的上下两侦牝因此蚀刻阻挡层能够省略现有技术中提供源极填入的通孔的设置。也就是说，蚀刻阻挡层所必需设置的通孔数量能够减少，而有助于薄膜晶体管尺寸的缩小。此外，由于漏极是完全地遮蔽通道，因此外界环境因子，例如光线不易影响通道的电性，从而薄膜晶体管的信赖性能够提升。
[0023]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【附图说明】
[0024]图1A至图1F为本发明一实施例的薄膜晶体管制造流程的俯视图；
[0025]图2A至图2F为分别对应在图1A至图1F的剖线A_A’所绘的薄膜晶体管制造流程的剖面示意图；
[0026]图3A为本发明另一实施例的薄膜晶体管的俯视图；
[0027]图3B为图3A的剖线B_B’所绘的薄膜晶体管的剖面示意图；
[0028]图4A为本发明又一实施例的薄膜晶体管的俯视图；
[0029]图4B为图4A的剖线C_C’所绘的薄膜晶体管的剖面示意图。
[0030]附图标记说明:
[0031]10:基板；
[0032]10a:承载面；
[0033]A-A’、B-B’、C-C’:剖线；
[0034]D:漏极；
[0035]dl、d2:方向；
[0036]ES、ES，、ES丨丨:蚀刻阻挡层;
[0037]G:栅极；
[0038]G1:绝缘层；
[0039]Η1、ΗΓ、Η1”:第一通孔;
[0040]Η2:第二通孔；
[0041]!1、1^:最短距尚；
[0042]S:源极；
[0043]S1:底面；
[0044]S2:顶面；
[0045]S3:外侧面；
[0046]S4:内侧面；
[0047]SE、SE ':通道；
[0048]Τ:接触区；
[0049]TFT、TFT ’、TFT ”:薄膜晶体管；
[0050]W1:第一宽度；
[0051]W2:第二宽度；
[0052]X:连线方向；
[0053]yl:第一方向；
[0054]y2:第二方向。
【具体实施方式】
[0055]图1A至图1F为本发明一实施例的薄膜晶体管制造流程的俯视图。图2A至图2F为分别对应在图1A至图1F的剖线A-A'所绘的薄膜晶体管制造流程的剖面示意图。请参照图1A及图2A，首先，提供基板10。就光学特性而言，基板10可为透光基板或不透光/反射基板。透光基板的材料可选自玻璃、石英、有机聚合物、其他适当材料或其组合。不透光/反射基板的材料可选自导电材料、金属、晶圆、陶瓷、其他适当材料或其组合。需说明的是，若基板10选用导电材料时，则需在基板10搭载薄膜晶体管的构件之前，在基板10上形成一绝缘层(未示出)，以避免基板10与薄膜晶体管的构件之间发生短路的问题。就机械特性而言，基板10可为刚性基板或可挠性基板。刚性基板的材料可选自玻璃、石英、导电材料、金属、晶圆、陶瓷、其他适当材料或其组合。可挠性基板的材料可选自超薄玻璃、有机聚合物，如塑料、其他适当材料或其组合。
[0056]接着，在基板10上形成栅极G。在本实施例中，若所制造的薄膜晶体管欲应用在显示领域，则在形成栅极G时，还可同时形成与栅极G电性连接的扫描线(未示出)。栅极G一般使用金属材料。然而，本发明不限于此，根据其他实施例，栅极G也可以使用其他导电材料，例如:合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其组合。请参照图1B及图2B，接着，在基板10上形成绝缘层GI。绝缘层GI覆盖栅极G与基板10。绝缘层GI的材料可为无机材料，例如:氧化硅、氮化硅或氮氧化硅、