高压金属氧化物半导体器件及其形成方法
【技术领域】
[0001] 本说明书设及减少由热载流子注入引起的器件性能退化。具体地，本说明书设 及减少高压金属氧化物半导体化VMO巧器件中，例如在高压应用中使用的横向扩散（LD) HVMOS器件中，由热载流子注入引起的器件性能的退化。
【背景技术】
[0002] 当使用半导体工艺设计和制备高压金属氧化物半导体（HVMO巧晶体管器件（例如 横向扩散（LD)HVMOS器件）时，一个关注的焦点是在给定晶体管的特定导通电阻（RdsJ和 击穿电压度V)之间取得可接受的折衷。由于还期望在不导致给定LDMOS器件的器件性能 特征显著退化的情况下缩小器件的尺寸和相应的晶粒（忍片）尺寸，所W要实现运种折衷 并不容易，而器件性能特征的退化可起因于器件设计方面并且由在开发工艺的过程中为给 定半导体工艺选择的处理参数（例如渗杂度）而引起。
[0003] 例如，对于某些LDMOS器件来说，热载流子（肥）退化是一种可靠性方面的限制， 不仅会受到器件设计的影响，也会受到某些半导体制造工艺参数的影响。例如，可通过增加 LDMOS器件（例如HVNMO巧的漂移区中的渗杂浓度或通过缩小器件的漂移区的长度（横向 长度）来减小Rds。。。当Rds。。减小时，运些变化可导致对应的HVNMOS器件的漂移区中有更高 的横向电场，并且因此可增大给定时间内该HVNMOS器件中出现的HC退化量。例如，一些LD HVNMOS器件可经历如线性区域漏极电流QdiJ减少（例如由Rds。。的增大引起）所示的显著 的肥退化，使得运些LDHVNMOS器件的可靠性寿命（例如器件可处在最恶劣的操作情况下 并且仍满足器件的性能规范的时间长度）可为相当于大约一个小时。在其他器件中，肥退 化可由除Idlm/Rds。之外的器件参数示出，例如阔值电压（VJ和/或漏极饱和电流QdsJ。 用于确定HC退化量的特定参数将取决于特定的具体实施。
【发明内容】
[0004] 在一般方面，高压金属氧化物半导体（HVMO巧器件可包括设置在HVMOS器件的沟 道区上的第一栅极电介质层和设置在HVMOS器件的漂移区的至少一部分上的第二栅极电 介质层，其中漂移区邻近沟道区横向设置。第二栅极电介质层的厚度可大于第一栅极电介 质层的厚度。 阳0化]具体实施可包括下列一个或多个特征。例如，HVMOS器件可包括设置在第一栅极 电介质层和第二栅极电介质层上的栅电极。HVMOS器件可包括邻近沟道区横向设置的源区。 HVMOS器件可包括场氧化物（FO讶层，其中FOX层的至少一部分邻近漂移区横向设置。HVMOS 器件可包括漏极区，其中漏极区的至少一部分邻近FOX层横向设置。第二栅极电介质层的 至少一部分可设置在FOX层上。
[0006] 第一栅极电介质层可具有小于或等于115埃的厚度。第二栅极电介质层可具有小 于或等于560埃的厚度。沟道区可具有在0. 1微米（ym)到1. 0ym的范围内的横向宽度。 漂移区可具有在0. 2ym到3. 0ym的范围内的横向宽度。第二栅极电介质层的竖向边缘可 与沟道区横向隔开在Oym到I.Oym的范围内的距离。
[0007] 在另一一般方面，高压金属氧化物半导体（HVMO巧器件可包括设置在HVMOS器件 的沟道区上的第一栅极电介质层；设置在HVMOS器件的漂移区的至少一部分上的第二栅极 电介质层，其中漂移区邻近沟道区横向设置；W及设置在第二栅极电介质层的至少一部分 上的第=栅极电介质层。第二栅极电介质层的厚度可大于第一栅极电介质层的厚度。第= 栅极电介质层的厚度可大于第二栅极电介质层的厚度。
[0008] 具体实施可包括下列一个或多个特征。例如，HVMOS器件可包括设置在第一栅极 电介质层、第二栅极电介质层和第=栅极电介质层上的栅电极。HVMOS器件可包括邻近沟道 区横向设置的源区。HVMOS器件可包括场氧化物（FO讶层，其中FOX层的至少一部分邻近漂 移区横向设置。HVMOS器件可包括漏极区，其中漏极区的至少一部分邻近FOX层横向设置。 第二栅极电介质层的至少一部分和第S栅极电介质层的至少一部分可设置在FOX层上。
[0009] 第一栅极电介质层可具有小于或等于115埃的厚度。第二栅极电介质层可具有小 于或等于600埃的厚度。第=栅极电介质层可具有小于或等于2000埃的厚度。
[0010] 沟道区可具有在0.Iym到LOym的范围内的横向宽度。漂移区可具有在0.2ym 到3.Oym的范围内的横向宽度。第二栅极电介质层的竖向边缘可与沟道区横向隔开在 Oym到1.0ym的范围内的距离。第；栅极电介质层的竖向边缘可与第二栅极电介质层的 竖向边缘横向隔开在0ym到1.0ym的范围内的距离。
[0011] 第一栅极电介质层还可设置在第二栅极电介质层的至少一部分下。第二栅极电介 质层和第=栅极电介质层的总厚度与第一栅极电介质层的厚度的比例可为约20:1。
[0012] 在另一一般方面，方法可包括形成设置在高压金属氧化物半导体（HVMO巧器件的 漂移区的至少一部分上的第一栅极电介质层。漂移区可邻近HVMOS器件的沟道区横向设 置。该方法还可包括形成设置在沟道区上的第二栅极电介质层。第一栅极电介质层的厚度 可大于第二栅极电介质层的厚度。
[0013] 具体实施可包括下列一个或多个特征。例如，在形成第二栅极电介质层之前，该方 法可包括形成设置在第一栅极电介质层的至少一部分上的第=栅极电介质层。第=栅极电 介质层的厚度可大于第一栅极电介质层的厚度。形成第二栅极电介质层可包括在第一栅极 电介质层的至少一部分下形成第二栅极电介质层。在第一栅极电介质层下的第二栅极电介 质层的厚度可小于在沟道区中的第二栅极电介质层的厚度。
【附图说明】
[0014] 图1为根据具体实施的示出了LD高压N型MOS阳T化VNMO巧器件的剖视图。
[0015] 图2为根据具体实施的示出了另一个LDHVNMOS器件的剖视图。
[0016] 图3为根据具体实施的示出了在沟道区和漂移区两者中有薄栅极氧化物的 HVNMOS器件，W及在沟道区和漂移区两者中有厚栅极氧化物的相当的HVNMOS器件中由热 载流子（例如电子）注入引起的器件性能退化的比较曲线图。
[0017] 图4为根据具体实施的示出了在沟道区和漂移区两者中有薄栅极氧化物的 HVNMOS器件，W及与在沟道区中有薄栅极氧化物并且在漂移区中有厚栅极氧化物的相当的 HVNMOS器件中，由热载流子（例如电子）注入引起的退化的比较曲线图。
[0018] 图5为根据具体实施的示出了形成HVMOS器件的方法流程图。
【具体实施方式】
[0019] 本文所描述的结构可通过减小运些器件的漂移区中的峰值（例如竖向和/或横 向）电场（可称为EmJ来改善LDHVNMOS器件中的肥退化。基于麦克斯韦方程，给定器 件（LDHVNMOS器件）的Em。、可使用W下公式1确定：
[0021] 在上述公式1中，t为器件的栅极氧化物（或栅极电介质）厚度，而r,大约对应 漂移区结深度。可能如公式1所示，如果栅极氧化物（电介质）厚度从115埃(A)增加到 6妨)盘，Em。、可减小94%。尽管本文所述器件的栅极结构可被称为包括一个或多个栅极氧 化物层，应当理解，可使用任何适当的电介质材料或材料实现运些结构。其中，在本公开中， 术语"氧化物"和"电介质"可互换使用。在某些具体实施中，其他栅极电介质厚度也是可 行的。
[0022] 随着Em。,的运种减小（如上所述），漂移区中，尤其是场氧化物鸟瞭区中的栅极氧 化物中的肥注入可显著减少。在半导体器件（例如HVNMOS器件等等）中，冲击电离率和 热载流子注入概率通常与exp( - 1/EmJ成比例。因此，可通过减小Em。、来减少热载流子退 化。实验数据表明，使用例如本文所述的那些结构等结构可显著减少热载流子退化（例如 由NVNMOS中Idii^Rds。。退化所测量）。运种实验数据的示例如图3和图4所示，在下面有进 一步的描述。运种HC退化可因界面陷阱电荷而发生，界面陷阱电荷由（归因于