LDMOS块体finFET器件及其形成方法、及通信设备的制造方法
【专利说明】LDMOS块体f inFET器件及其形成方法、及通信设备
[0001]相关申请的交叉引用
[0002]本申请要求于2014年6月4日提交的美国临时专利申请号62/007，832以及于2014年6月19日提交的美国专利申请号14/309,843的优先权的权益，通过引用将其全部内容结合于本文中。
技术领域
[0003]本说明书总体涉及集成电路，且更具体地但非排他地涉及用于块体鳍式场效应晶体管(finFET)技术的横向双扩散MOS (LDM0S)器件和结构。
【背景技术】
[0004]传统的平面金属氧化物半导体场效应晶体管(M0SFET)的缩放比例(scaling)面临着许多挑战。例如，阈值摆动劣化、大的漏致势皇降低(DIBL)、器件特征波动以及泄露是其中通过3D器件结构可解决的最常见的问题。鳍式场效应晶体管(FinFET)是可用于纳米尺度的互补金属氧化物半导体(CMOS)和高密度存储器应用中的3D器件结构。
[0005]FinFET器件被分为两种类型:块体finFET和绝缘体上硅(SOI) finFET。在14nm和/或16nm技术更为普遍的块体finFET器件中，可以在块体娃(例如，娃基板)上形成鳍片。可以通过低成本、低缺陷密度、到基板的高热量传递、以及良好工艺控制来制造块体finFET ο大多数用在RF功率放大器的具有横向双扩散MOS(LDMOS)结构的块体finFET可以提供(例如，在漏极与源极端子之间的)高击穿电压。例如，通过穿过耗尽区的电荷载流子(例如，电子)流动路径实现高击穿电压。
【发明内容】
[0006]根据本发明的一个方面，提供一种用于高压操作的横向双扩散金属氧化物半导体LDM0S块体finFET器件，所述器件包括:形成在基板材料(substrate material)上的第一阱区和两个或更多第二阱区以及包括基板材料的一个或多个非阱区，其中，所述一个或多个非阱区被配置为将所述两个或更多第二阱区中的阱区分开；源极结构，设置在被部分地形成在所述第一阱区上的第一鳍片上；漏极结构，设置在被形成在所述两个或更多第二阱区中的最后一个上的第二鳍片上；以及一个或多个虚设区，形成在所述一个或多个非阱区上，其中，所述虚设区被配置为提供包括用于电荷载流子的垂直流动路径的附加耗尽区流动路径以支持所述高压操作。
[0007]其中，所述LDM0S块体finFET器件包括NLDM0S块体finFET器件，所述基板材料包括P型硅，所述第一阱区包括P阱区，所述两个或更多第二阱区包括η阱区，并且所述电荷载流子包括电子。
[0008]其中，所述LDM0S块体finFET器件包括PLDM0S块体finFET器件，所述基板材料包括硅中的深η阱，所述第一阱区包括η阱区，所述两个或更多第二阱区包括p阱区，并且所述电荷载流子包括空穴。
[0009]其中，所述一个或多个虚设区中的每个包括形成在所述一个或多个非阱区中的一个上的虚设鳍片，其中，所述一个或多个虚设区中的每个能被配置为允许所述用于电荷载流子的垂直流动路径穿过所述虚设鳍片。
[0010]其中，所述一个或多个虚设区中的每个包括设置在所述虚设鳍片上的虚设栅极以符合基于finFET的CMOS制造工艺流程，其中，在没有所述虚设栅极的情况下能实现所述器件的所述高压操作，并且其中，所述虚设栅极被配置为在耦接至适当的偏压时允许所述器件的所述高压操作。
[0011]根据本发明的另一方面，提供一种用于形成用于高压操作的横向双扩散金属氧化物半导体LDM0S块体finFET器件的方法，所述方法包括:在基板材料上形成第一阱区和两个或更多第二阱区，其中，所述两个或更多第二阱区通过一个或多个非阱区分开；将第一鳍片部分地形成在所述第一阱区上并且将第二鳍片形成在所述两个或更多第二阱区中的最后一个上；将源极结构设置在所述第一鳍片上并且将漏极结构设置在所述第二鳍片上；以及将一个或多个虚设区形成在所述一个或多个非阱区上，其中，所述虚设区被配置为提供包括用于电荷载流子的垂直流动路径的附加耗尽区流动路径以支持所述高压操作。
[0012]其中，形成所述LDM0S块体finFET器件包括形成NLDM0S块体finFET器件，所述基板材料包括P型硅，所述第一阱区包括P阱区，形成所述两个或更多第二阱区包括形成η阱区，并且所述电荷载流子包括电子。
[0013]其中，形成所述LDM0S块体finFET器件包括形成PLDM0S块体finFET器件，所述基板材料包括硅中的深η阱，形成所述第一阱区包括形成η阱区，形成所述两个或更多第二阱区包括形成Ρ阱区，并且所述电荷载流子包括空穴。
[0014]其中，所述一个或多个虚设区中的每个包括形成在所述一个或多个非阱区中的一个上的虚设鳍片，并且其中，所述一个或多个虚设区中的每个能被配置为允许所述用于电荷载流子的垂直流动路径穿过所述虚设鳍片。
[0015]其中，形成所述一个或多个虚设区中的每个包括将虚设栅极设置在所述虚设鳍片上以符合基于finFET的CMOS制造工艺流程，其中，在没有所述虚设栅极的情况下能实现所述器件的所述高压操作。
[0016]进一步地，所述方法包括:
[0017]将虚设栅极配置为在耦接至适当的偏压时允许所述器件的所述高压操作；以及
[0018]使用没有附加的掩模或者工艺步骤的基于finFET的CMOS制造工艺流程来制造所述 LDM0S 块体 finFET。
[0019]根据本发明的又一方面，提供一种通信设备，包括:发送器电路，包括射频RF功率放大器，其中，所述RF功率放大器使用用于高压操作的横向双扩散金属氧化物半导体LDM0S块体finFET器件来制造，每个LDM0S块体finFET器件包括:形成在基板材料上的第一阱区和两个或更多第二阱区以及包括基板材料的一个或多个非阱区，其中，所述一个或多个非阱区被配置为将所述两个或多个第二阱区中的阱区分开；源极结构，设置在被部分地形成在所述第一阱区上的第一鳍片上；漏极结构，设置在被形成在所述两个或更多第二阱区中的最后一个上的第二鳍片上；以及一个或多个虚设区，形成在所述一个或多个非阱区上，其中，所述虚设区被配置为提供包括用于电荷载流子的垂直流动路径的附加耗尽区流动路径以支持所述高压操作。
[0020]其中，所述一个或多个虚设区中的每个包括形成在所述一个或多个非阱区中的一个上的虚设鳍片，并且其中，所述一个或多个虚设区中的每个能被配置为允许所述用于电荷载流子的垂直流动路径穿过所述虚设鳍片。
[0021]其中，所述一个或多个虚设区中的每个包括设置在虚设鳍片上的虚设栅极以符合基于finFET的CMOS制造工艺流程，其中，在没有所述虚设栅极的情况下能实现所述器件的所述高压操作。
[0022]其中，所述虚设栅极被配置为在耦接至适当的偏压时允许所述器件的所述高压操作，以及其中，所述LDM0S块体finFET使用没有附加的掩模或者工艺步骤的基于finFET的CMOS制造工艺流程来制造。
【附图说明】
[0023]在所附权利要求书中记载了本技术的一些特征。然而，出于说明性之目的，下列图中示出了本技术的若干种实施方式。
[0024]图1A至图1C示出根据一个或多个实施例的用于高压操作的横向双扩散MOS(LDMOS)块体finFET器件的示例的横截面图和顶视图。
[0025]图2A和图2B示出根据一个或多个实施