用于制造碳化硅半导体器件的方法
【技术领域】
[0001]本发明涉及一种用于制造碳化硅半导体器件的方法，特别是涉及一种具有沟槽的碳化硅半导体器件及其制造方法。
【背景技术】
[0002]日本专利公开号7-326755(专利文献I)公开了一种具有沟槽的碳化硅半导体器件。这一专利公布陈述栅热氧化膜在沟槽的底面上具有比其在沟槽的侧面上的膜厚度更大的膜厚度，因此阈值电压变低且在栅极和漏极之间的击穿电压变高。其还陈述沟槽的底面对应于六方单晶碳化硅的允许有快的氧化速率的碳平面，而沟槽的侧面对应于垂直于这一碳平面且允许有慢的氧化速率的平面。因此，通过将热处理步骤实施一次，能够形成热氧化膜使得热氧化膜在沟槽的侧面上的厚度与热氧化膜在沟槽的底面上的厚度极大的不同。
[0003]引用列表
[0004]专利文献
[0005]专利文献1:日本专利公开号7-326755
【发明内容】
[0006]技术问题
[0007]然而根据本发明人进行的研宄，仅仅通过例如取决于晶体取向的碳化硅的氧化速率的差异，难以选择性地将在沟槽的底面上的栅氧化膜的膜厚度增加至足够的程度。
[0008]已经完成了本发明以解决如上所述的问题，本发明的目的在于提供用于制造具有高击穿电压的碳化硅半导体器件的方法。
[0009]技术方案
[0010]用于制造本发明的碳化硅半导体器件的方法包括以下步骤。形成包括以下的碳化硅衬底:具有第一导电类型的第一层，设置在第一层上且具有第二导电类型的第二层和设置在第二层上且通过第二层与第一层隔开并具有第一导电类型的第三层。形成设置有内表面的沟槽，所述内表面具有侧壁面和底面，所述侧壁面延伸穿过第三层和第二层且到达第一层，所述底面由第一层形成。形成硅膜以覆盖底面。通过在沟槽中的氧化在内表面上形成栅氧化膜。栅氧化膜包括通过碳化硅衬底的氧化形成的第一部分和通过在底面上的硅膜的氧化形成的第二部分。在栅氧化膜上形成栅电极。
[0011]根据该制造方法，栅氧化膜包括由碳化硅衬底的氧化形成的第一部分以及由在沟槽的底面上的硅膜的氧化形成的第二部分。因此，在沟槽的底面上的栅氧化膜的厚度能够因第二部分的厚度增加。因此，碳化硅半导体器件能够具有高击穿电压。
[0012]优选地，形成栅电极，使得栅电极与在第二层上的第一部分直接接触。由此，在沟道表面上的由第二层形成的栅绝缘膜能够仅由品质高于第二部分的第一部分形成。
[0013]可以形成硅膜以覆盖侧壁面上的第二层。随后，可以将硅膜的一部分移除，使得硅膜保留在沟槽的底面上且第二层暴露于沟槽的侧壁面处。
[0014]因此，即使当硅膜形成时第二层由硅膜覆盖，也不在第二层上形成第二部分。因此，栅电极能够与在第二层上的第一部分直接接触。
[0015]优选地，形成硅膜，使得硅膜具有在底面上的第一厚度且具有在由第二层形成的侧壁面上的第二厚度。第一厚度大于第二厚度。
[0016]因此，第二部分能够以更足够的厚度在底面上形成。
[0017]优选地，将硅膜的一部分移除的步骤包括以下步骤。将硅膜氧化至小于第一厚度且大于第二厚度的厚度。将在氧化硅膜的步骤中已经被氧化的硅膜的部分移除。
[0018]因此，能够选择性的在底面上而不是在侧壁面上形成第二部分。
[0019]优选地，形成沟槽的步骤包括以下步骤。在第三层上形成具有开口的掩模。使用掩模对碳化硅衬底进行腐蚀。使用掩模实施形成硅膜的步骤。
[0020]因此，能够防止在覆盖有掩模的部分上的硅膜的形成。
[0021]优选地，对碳化硅衬底进行腐蚀，使得从掩模的开口对碳化硅衬底进行侧面腐蚀。
[0022]因此，通过侧面腐蚀使沟槽的侧壁面凹进。结果，掩模保持为由侧壁面突出。因此在使用该掩模形成硅膜的过程中，由于侧壁面处于掩模的遮蔽中，所以硅膜不太可能在侧壁面上形成。
[0023]优选地，腐蚀碳化硅衬底的步骤包括热腐蚀碳化硅衬底的步骤。
[0024]因此，能够对碳化硅衬底进行侧面腐蚀。
[0025]有益效果
[0026]如上所述，根据本发明，碳化硅半导体器件能够具有高击穿电压。
【附图说明】
[0027]图1是示意性示出在本发明的一个实施方式中碳化硅半导体器件的构造的部分横截面图。
[0028]图2是示意性示出包括在图1的碳化硅半导体器件中的碳化硅衬底的形状的透视图。
[0029]图3更详细地示出图2的构造。
[0030]图4是图1的放大图。
[0031]图5是图4的虚线CP的放大图。
[0032]图6是示意性示出图1的碳化硅半导体器件用制造方法的第一步骤的部分横截面图。
[0033]图7是示意性示出图1的碳化硅半导体器件用制造方法的第二步骤的部分横截面图。
[0034]图8是示意性示出图1的碳化硅半导体器件用制造方法的第三步骤的部分横截面图。
[0035]图9是示意性示出图1的碳化硅半导体器件用制造方法的第四步骤的部分横截面图。
[0036]图10是示意性示出图1的碳化硅半导体器件用制造方法的第五步骤的部分横截面图。
[0037]图11是示意性示出图1的碳化硅半导体器件用制造方法的第六步骤的部分横截面图。
[0038]图12是示意性示出图1的碳化硅半导体器件用制造方法的第七步骤的部分横截面图。
[0039]图13是示意性示出图1的碳化硅半导体器件用制造方法的第八步骤的部分横截面图。
[0040]图14是示意性示出图1的碳化硅半导体器件用制造方法的第九步骤的部分横截面图。
[0041]图15是示意性示出图1的碳化硅半导体器件用制造方法的第十步骤的部分横截面图。
[0042]图16是示意性示出图1的碳化硅半导体器件用制造方法的第十一步骤的部分横截面图。
[0043]图17是示意性示出图1的碳化硅半导体器件用制造方法的第十二步骤的部分横截面图。
[0044]图18是示意性示出图1的碳化硅半导体器件用制造方法的第十三步骤的部分横截面图。
[0045]图19是示意性示出图1的碳化硅半导体器件用制造方法的第十四步骤的部分横截面图。
[0046]图20是示意性示出图1的碳化硅半导体器件用制造方法的第十五步骤的部分横截面图。
[0047]图21是示意性示出包括在碳化硅半导体器件中的碳化硅衬底表面中的精细结构的部分横截面图。
[0048]图22示出了在多型体4H的六方晶体中(000_1)面的晶体结构。
[0049]图23示出了沿图22中的线XXII1-XXIII的(11-20)面的晶体构造。
[0050]图24示出了在(11-20)面内的表面附近图21的复合面的晶体结构。
[0051]图25示出了在从(01-10)面观察时图21的复合面。
[0052]图26是示出在其中实施热腐蚀的情况和其中未实施热腐蚀的情况的各自情况中，当宏观观察时，沟道迀移率跟沟道表面与(000-1)面之间的角度之间的示例性关系的图。
[0053]图27是示出沟道迀移率跟在沟道方向与〈0-11-2〉方向之间的角度之间的示例性关系的图。
[0054]图28示出了图21的变体。
【具体实施方式】
[0055]下文中，将参考【附图说明】本发明的实施方式，其中相同或对应的部分将由相同的参考编号表示且将不重复其说明。对于在本说明书中晶体学的说明，个体取向由[]表示，集合取向由〈>表示，个体面由O表示，集合面由{}表示。此外，虽然负结晶指数通常通过在数字上方放置(杠)表示，但在本说明书中其通过在数字前放置负号表示。
[0056]如在图1中所示，本实施方式的垂直型MOSFET 500 (碳化硅半导体器件)包括外延衬底100 (碳化硅衬底)、栅氧化膜201 (栅绝缘膜)、栅电极202、层间绝缘膜203、源电极221、漏电极211、源互联222和保护电极212。
[0057]外延衬底1