用于非对称GaN晶体管和增强模式操作的自对准结构和方法
【技术领域】
[0001]本发明的实施例总体上涉及微电子器件，并且更具体地涉及III族-N晶体管架构和制造。
【背景技术】
[0002]移动计算(例如，智能电话和平板电脑)市场受益于较小的部件形状因子和较低的功耗。由于智能电话和平板电脑的当前平台解决方案依赖于安装到电路板上的多个封装集成电路(1C)，因而限制了进一步缩放到更小并且功率效率更高的形状因子。例如，智能电话除了包括单独的逻辑处理器IC之外，还将包括单独的功率管理IC(PMIC)、射频IC(RFIC)和WiFi/蓝牙/GPS 1C?片上系统(SoC)架构提供了板级部件集成所不能比拟的缩放的优势。尽管逻辑处理器IC本身可以被看作是集成了存储器和逻辑功能的片上系统(SoC)JS是用于移动计算平台的范围更广的SoC解决方案仍然令人难以捉摸，因为PMIC和RFIC利用高电压、高功率和高频率中的两个或更多来进行操作。
[0003]尽管用于移动计算领域的集成PMIC功能和RFIC功能的SoC解决方案对于提高可扩展性、降低成本和提高平台功率很有吸引力，但是这种SoC解决方案的一个障碍是缺乏具有足够的速度(即，足够高的增益截止频率Ft)和足够高的击穿电压(BV)的可扩展的晶体管技术。
[0004]某些非硅器件，例如，III族-氮化物(II1-N)器件提供了在能够获得高BV和高Ft的同时集成PMIC功能和RFIC功能的具有光明前景的途径。对于这种器件，源极与栅极之间的器件长度(Lsg)不同于栅极与漏极之间的器件长度(Lgd)的非对称高电子迀移率晶体管(HEMT)结构可以利用低导通状态源极到漏极电阻(RON)来实现特别高的BV。尽管较短的Lsg实现低R0N，但是较长的Lgd则实现高BV。然而，对于要大量生产的器件，必须精确限定这两种器件尺寸。到目前为止，不存在将这些器件尺寸重复限定为不同值的任何技术。常规方法依赖于两个或更多光刻掩模图案化操作的对准，并且这种技术受到由于掩模间对准容差/误差的原因而导致的Lgd和Lsg尺寸的较高变化的影响。
[0005]增强模式操作对于在大部分设计中具有低于零的阈值(即，耗尽型)的II1-N HEMT器件而言仍然是一个挑战。因此II1-N HEMT的大规模集成带来功耗问题。常规阈值调整技术通常依赖于栅极凹陷蚀刻(例如，单凹陷或双凹陷)，但是有限的蚀刻选择性使得这种技术不适合大批量制造。
【附图说明】
[0006]将通过示例而非限制的方式来示出本发明的实施例，并且通过结合附图参考以下【具体实施方式】能够更充分地理解本发明的实施例，附图中:
[0007]图1是示出根据实施例的制造非对称II1-N HEMT的方法的流程图；
[0008]图2A、2B、2C、2D、2E、2F、2G、2H、2I 和 2J 示出了根据实施例的非对称II1-N HEMT 的作为图1中所描绘的方法中的操作的执行的结果而演变的截面图；
[0009]图3示出了移动计算设备平台的等距视图以及移动平台所采用的微电子器件的不意图；以及
[0010]图4示出了根据本发明的一个实施例的计算设备的功能框图。
【具体实施方式】
[0011]在以下描述中，阐述了许多细节，然而，对于本领域中的技术人员而言显而易见的是，在没有这些具体细节的情况下也可以实践本发明。在一些实例中，公知的方法和设备以框图的形式而不是以细节的形式示出，以避免使本发明难以理解。在整个说明书中，对“实施例”的引用表示结合实施例所描述的特定特征、结构、功能或特性包括在本发明的至少一个实施例中。因此，在整个说明书中，在各处出现的短语“在实施例中”不一定指代本发明的同一个实施例。此外，特定特征、结构、功能或特性可以采用任何适合的方式组合在一个或多个实施例中。例如，第一实施例可以与第二实施例组合，只要未指定这两个实施例是互斥的。
[0012]术语“耦合”和“连接”及其衍生词在本文中可以用于描述部件之间的结构关系。应该理解，这些术语并不是要作为彼此的同义词。相反，在特定实施例中，“连接”可以用于指示两个或更多元件彼此直接物理接触或电接触。“耦合”可以用于指示两个或更多元件彼此直接或间接地(其间具有其它中间元件)物理接触或电接触，和/或指示两个或更多元件彼此配合或相互作用(例如，如在因果关系中)。
[0013]如本文中使用的术语“在…之上”、“在…之下”、“在….之间”和“在…上”指的是一个材料层或部件相对于其它层或部件的相对位置。像这样，例如，设置在一个层之上或之下的另一个层可以与该层直接接触或可以具有一个或多个中间层。此外，设置在两个层之间的一个层可以与这两个层直接接触或可以具有一个或多个中间层。相比之下，第二层“上”的第一层与该第二层直接接触。
[0014]本文中描述了III族-氮化物(II1-N)高电子迀移率晶体管(HEMT)，并且更具体地描述了金属氧化物半导体HEMT (MOSHEMT)。在实施例中，栅极电极与源极和漏极半导体区间隔不同的距离，以提供高击穿电压和低导通状态电阻。在实施例中，自对准技术用于在沟槽中以及在中间芯体(mandrel)之上形成电介质衬垫，以利用单次临界掩模操作来独立地限定栅极长度、栅极-源极长度以及栅极-漏极长度。在实施例中，II1-N HEMT包括用于阈值电压(Vt)调谐和/或增强模式操作的氟掺杂的半导体势皇层。在实施例中，在将RFIC与PMIC集成的SoC解决方案中采用非对称和/或增强模式II1-N HEMT,以实现高电压和/或高功率电路。利用本文中所描述的HEMT实施例，SoC解决方案可以实现移动平台所需的产品特定电流和功率要求。快速切换的高电压II1-N晶体管能够处理高输入电压摆动，并且能够在RF频率下提供高功率附加效率。在实施例中，II1-N非对称和/或增强模式HEMT服从与诸如平面和非平面硅CMOS晶体管技术之类的IV族晶体管架构的单片集成。在特定实施例中，在将高功率无线数据传输和/或高电压功率管理功能与低功率CMOS逻辑数据处理集成的SoC架构中采用III族-N晶体管。适合于宽带无线数据传输应用的高频率操作是可能的，而大带隙II1-N材料的使用还提供了高BV，以使得可以为无线数据传输应用产生足够的RF输出功率。高Ft/Fmax与高电压能力的该组合还使得本文中所描述的晶体管适合于利用缩小尺寸的感应元件的DC到DC转换器中的高速开关应用。由于功率放大应用和DC到DC开关应用都是智能电话、平板电脑和其它移动平台中的关键功能块，因而本文中所描述的结构可以有利地用于这种设备的SoC解决方案中。
[0015]图1是示出根据实施例的制造非对称II1-N HEMT的方法101的流程图。图2A、2B、2C、2D、2E、2F、2G、2H、2I和2J示出了根据实施例的非对称II1-N HEMT的作为方法101中的操作的执行的结果而演变的截面图。为了描述的清晰起见，将同时参考图1和图2A-2J来描述对方法101和相应晶体管结构的说明。
[0016]方法101例示了用于利用单次临界掩模操作来独立地限定晶体管的三个重要尺寸(即，栅极长度(Lg)、栅极-源极长度(Lgs)和栅极-漏极长度(Lgd)的技术)，并且认为其它掩模操作是非临界的，因为通过自对准技术极大地放宽了叠加容差。因此，可以在大批量制造环境中保持对(Lg)、(Lgs)和(Lgd)的良好控制。方法101还例示了用于以有利于增强模式操作的方式调整阈值电压的技术。
[0017]方法101开始于操作105处的起始衬底的接收。图2A示出了根据实施例的示例性II1-N半导体起始材料201的截面，可以在该示例性II1-N半导体起始材料201中形成高电子迀移率晶体管(HEMT)。起始材料201的基底处是衬底205。通常，衬底205是非II1-N材料，以使起始材料201包括变质外延层。因此，衬底205可以是本领域已知的应用于II1-N材料堆叠体的任何材料，例如但不限于:SiC、蓝宝石、硅、硅合金以及II1-V材料及其合金。在一个示例性实施例中，衬底205是晶体硅(例如，实质上为单晶)。在第一硅衬底实施例中，衬底205是(100)硅(g卩，具有(100)顶表面，在该表面上设置上覆外延层)。(100)晶体取向对于硅晶体管的形成是有利的(例如，在未被II1-N外延层覆盖的其它区域中)，并且因此对于要将形成于起始材料201中的III族-N晶体管与硅CMOS晶体管技术单片集成的实施例是有利的。在第二硅衬底实施例中，衬底205是(111)硅(即，具有(111)顶表面，在该表面上设置上覆外延层)。尽管示例性(100)和(111)硅实施例要求衬底本质上由硅构成，但是对II1-N和/或硅CMOS器件功能无害的一定水平的杂质是容许的。
[0018]在实施例中，起始衬底包括缓冲。通常，缓冲是在下层衬底材料(例如，娃、蓝宝石、SiC等)与上覆II1-N器件层的特性之间的过渡。像这样，缓冲可以具有本领域已知的适用于特定衬底的任何成分、层数、厚度等。在图2A中所示的示例性实施例中，缓冲层210具有II1-N材料。
[0019]在实施例中，起始材料包括至少一个II1-N器件层。在图2A中所示的示例性实施例中，沟道层215和顶部势皇层220表示设置在缓冲层210之上的器件层。在实施例中，沟道层215实质上是单晶的，并且尽管本文中将其称为“单晶”，但是本领域技术人员将领会到，仍然可能存在作为不完美外延生长工艺的人为缺陷的低水平的晶体缺陷。在沟道层215内，存在包括一种或多种III族元素和氮的第一半导体材料的晶体排列。通常，沟道层215中的III族-氮化物半导体应当具有相对高的载流子迀移率并且因此在实施例中，沟道层215实质上是未掺杂的III族-氮化物材料(即，杂质浓度最小)，以具有最小杂质散射。在示例性实施例中，沟道层215是GaN。然而，沟道层215也可以是诸如AlGaN、AlInN之类的一种或多种GaN的三元合金、或者诸如InxAlyGa1^N之类的包括至少一种III族元素和氮的GaN的四元合金。在一个示例性GaN实施例中，沟道层215的厚度在1nm与200nm之间(z维度)
[0020]在实施例中，起始材料包括设置在沟道层之上的盖层或半导体势皇层。通常，可以将本领域已知