可以执行一次或多次栅极凹陷蚀刻，以在去除牺牲芯体230B之后使形成于电介质衬垫240C、240D之间的沟槽280的底部处的暴露的势皇层220凹陷。取决于实施例，凹陷的势皇厚度可以是未凹陷的厚度的0% -50%。对顶部势皇层220的这种减薄有助于实现增强模式，因为设置于栅极电极下方的沟道层中的自发极化和压电极化所感应的电荷可以被耗尽，以增大Vt。虚线281描绘了单栅极凹陷实施例。在双凹陷实施例中，在执行间隔体电介质以及各向异性蚀刻工艺以沿着电介质衬垫240C、240D的内部形成间隔体(虚线282)之后，可以执行第二凹陷蚀刻(虚线283)。
[0032]在实施例中，半导体势皇层的至少一部分是氟掺杂的。本发明人已经发现，势皇层的氟掺杂对晶体管阈值电压(Vt)存在影响。更具体地，已经发现势皇层中的氟掺杂剂的存在增加了固定(负)电荷的可控的量，该固定电荷在具有足够量的情况下使II1-N(MOS)HEMT可以在增强模式(vt>0)下进行操作。在图21中所示的示例性实施例中，沟槽280的底部处暴露的势皇层220直接掺杂有氟284。注意，势皇层的直接掺杂允许实现受到良好控制并且可能较高的掺杂剂浓度。尽管最优势皇掺杂浓度取决于很多因素(例如，栅极金属功函数等)并且因此可以随实施方式而发生很大变化，但是在示例性实施例中，氟掺杂浓度至少为lel7cm_3并且可以高达7el9cm_3。在具有Α1Ν/ΙηΑ1Ν堆叠势皇层的示例性GaN沟道HEMT的实施例中，氟掺杂范围在lel7cnT3与lel8cnT3之间，能够实现增强模式操作。
[0033]利用被用作对势皇层220的氟掺杂进行自对准的手段的沟槽280，可以以低成本实施直接掺杂技术。可以通过很多方式来完成对势皇层的区的直接氟掺杂。在一个实施例中，将氟(例如，同位素F22)注入到势皇层220内。在另一个实施例中，使势皇层220的表面暴露于例如但不限于SF6的氟化源气体的等离子体，已经发现氟化源气体的等离子体不蚀刻N掺杂的GaN并且因此在源极/漏极半导体区260也被暴露的情况下，不会为它们带来任何问题。低能等离子体，例如具有下游源的那些等离子体可能尤其有利于势皇层220的基于等离子体的氟掺杂。在N掺杂区被非常高地掺杂的情况下(在我们所描述的情况中是这样的)，氟不会使接触电阻劣化。然而，在S/D区包括较轻掺杂的材料的其它实施例中，由于氟注入可能对S/D区造成不利影响并且提高与沟道的欧姆接触电阻，因而在S/D金属接触沉积(其将覆盖II1-N掺杂的S/D区)之后执行氟注入。
[0034]注意，可以将栅极凹陷蚀刻和氟势皇掺杂中的任一个或二者用作晶体管Vt调整技术。尽管在某些实施例中采用栅极凹陷蚀刻，但是在对栅极凹陷深度的控制可能尤其富有挑战性的一些实施例中(例如，其中势皇层具有均质材料或没有为基底层提供足以使其用作蚀刻停止部的蚀刻选择性的材料的堆叠体)，可以在不存在栅极凹陷蚀刻的情况下利用氟掺杂。注意，在某些实施例中，在第二晶体管之前针对第一晶体管执行牺牲芯体230B的去除(例如，利用相继的掩模操作)，并且在第一晶体管中形成沟槽280之后、但在第二晶体管中形成沟槽280之前执行氟掺杂，从而为同一衬底上的两个HEMT器件实现不同的阈值电压(例如，增强型器件和耗尽型器件、或具有不同阈值的两个增强型器件等)。
[0035]在调节了势皇层220的情况下，操作190继续沉积栅极堆叠体。通常，栅极堆叠体包括设置在沟道层之上(例如，与势皇层接触)的至少一个栅极电介质材料层和至少一个栅极电极材料层。图2J示出了一个示例性实施例，其中栅极电介质290设置在势皇层220上并且栅极电极295设置在栅极电介质290上。在实施例中，栅极电极295包括大功函数金属以提高Vt。可以被选择以利用示例性导电栅极材料来获得所需阈值电压(Vt)(例如，大于OV等)的功函数金属包括钨(W)、铝(Al)、钛(Ti)、钽(Ta)、镍(Ni)、钼(Mo)、锗(Ge)、铂(Pt)、金(Au)、钌(Ru)、钯(Pd)、铱(Ir)、它们的合金及其硅化物、碳化物、氮化物、磷化物和碳氮化物。可以对栅极电极295的一层或多层进行溅射沉积或共形沉积(例如，通过ALD)。
[0036]在图2J中所示的实施例中，栅极电介质290用作栅极电介质和间隔体电介质，以将栅极电极295与源极和漏极260横向分开。由于栅极电介质290是自对准的，因而可以基于沟槽235的尺寸设定来实现对Lgs的超缩放(ultra-scaling)(例如，在操作135处)，以减小晶体管的Ron。沟槽280内的电介质的沉积也可以实现将晶体管沟道长度(Lg)缩放到小于可光刻限定的特征尺寸的尺寸。例如如下材料的电介质材料适用于栅极电介质290:氮化硅(SixN)、氧化硅(S12)、氧化铝(Al2O3)、以及诸如Gd2O3' HfO2、高k硅酸盐(例如 HfOS1、TaS1、AlS1)和高 k 氧氮化物(例如 HfON, S1N, A10N、ZrS1N, HfS1N,以及III族-0N)之类的高k电介质。在实施例中，通过由ALD沉积高k电介质材料来实现下层半导体的高质量钝化。在所示出的示例性实施例中，由于ALD沉积的共形性质，还将栅极电介质层直接沉积在外部衬垫侧壁240A、240B上，以有利地包封填充电介质材料250。
[0037]在实施例中，栅极电介质层(例如，图2J中的290)是材料的多层堆叠体。这种堆叠体对于具有氟掺杂的半导体势皇层的实施例可能尤为有利，因为已经发现在沉积工艺温度相对较高(例如，350°C)的某些高k电介质的沉积过程中可能发生氟离子从II1-N半导体表面向外扩散。因此，在一个有利的实施例中，在低温下(例如，200°C或更低)将基底电介质层沉积到势皇层表面上，并且然后在较高温度下(例如，350°C )将顶部电介质层沉积到基底电介质层上，以完成栅极电介质(例如，图2J中的290)。可以考虑低温约束来选择适合的基底层成分。由于基底电介质层是在低温下沉积的，因而其成分通常可能不能提供关于栅极电介质的所需特性的最佳组合。因此，在较高温度下沉积的并且具有与基底电介质层不同的成分(例如，HfO2)的顶部电介质层可以增强基底层的限制氟的向外扩散的功能，以组合成鲁棒的栅极电介质堆叠体。
[0038]返回图1，然后方法101在操作199处利用对HEMT制造或更普遍地对晶体管制造而言较为常规的任何技术来完成晶体管。例如，如图2J中所示，可以形成到源极/漏极半导体区260的接触金属化部299以及层间电介质(ILD) 298，如本领域已知的。因此，图2J示出了根据实施例的实质上完成的III族-N晶体管的截面图，该晶体管具有先前在方法101对结构进行展开时所描述的结构特征。注意，在还在相同的起始材料中形成CMOS晶体管的其它实施例中，可以针对衬底的硅CMOS区和HEMT区同时或选择性地执行(例如，例如常规掩模技术)方法101中的操作中的一个或多个。
[0039]图3是根据本发明的实施例的移动计算平台的SoC实施方式的功能框图。移动计算平台700可以是被配置为用于电子数据显示、电子数据处理和无线电子数据传输中的每个的任何便携式设备。例如，移动计算平台700可以是平板电脑、智能电话、膝上型计算机等中的任何设备，并且包括显示屏705、SoC 710以及电池713，其中显示屏705在示例性实施例中是允许接收用户输入的触摸屏(例如，电容式、电感式、电阻式等)。如图所示，SoC710的集成水平越高，移动计算平台700内的可以被电池713占据来用于实现充电之间的最长操作寿命、或者可以被诸如固态驱动器的存储器(未描绘)占据来用于实现最大功能性的形状因子就越大。
[0040]取决于其应用，移动计算平台700可以包括其它部件，这些其它部件包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，R0M)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片集、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、照相机和大容量存储设备(例如硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等)O
[0041]扩展视图721中进一步示出了 SoC 710。取决于实施例，SoC 710包括衬底500 ( S卩，半导体芯片)的一部分，在衬底500上制造功率管理集成电路(PMIC) 715、包括可操作用于产生给定频率的载波的功率放大器的RF集成电路(RF IC) 7 2 5、它们的控制器711、以及一个或多个中央处理器核730、731中的两个或更多。RFIC 725可以实施多种无线标准或协议中的任何无线标准或协议，其包括但不限于W1-Fi(IEEE 802.11族)、WiMAX(IEEE802.16 族)、IEEE 802.20、长期演进(LTE)、Ev-DO, HSPA+, HSDPA+, HSUPA+,EDGE、GSM、GPRS, CDMA, TDMA, DECT、蓝牙及其衍生物以及被指定为3G、4G、5G和更高代的任何其它无线协议。RFIC平台725可以包括多个通信芯片。例如，第一通信芯片可以专用于较短范围的无线通信，例如，W1-Fi和蓝牙，并且第二通信芯片可以专用于较长范围的无线通信，例如，GPS、EDGE、GPRS、CDMA, WiMAX, LTE、Ev-DO 等。
[0042]如本领域技术人员将领会到的，在这些功能各异的电路模块中，通常仅在PMIC715和RFIC 725外部采用CMOS晶体管。在本发明的实施例中，PMIC 715和RFIC 725采用本文中所描述的III族-氮化物晶体管(例如，III族-氮化物晶体管201)中的一个或多个，所述晶体管利用非对称架构和氟掺杂的势皇层中的一个或多个，如本文中所描述的。通过在增强模式中进行操作的能力，可以通过本文中所描述的氟掺杂实施例来实现节能。在其它实施例中，将采用本文中所描述的III族-氮化物晶体管的PMIC 715和RFIC 725与通过硅CMOS技术提供的控制器711以及处理器芯730、731中的一个或多个集成，控制器711和处理器芯730、731与PMIC 715和/或RFIC 725单片集成到(硅)衬底205上。要领会，在PMIC 715和/或RFIC725内，本文中所描述的能够实现高电压、高频的III族-氮