用于场效晶体管的自对准栅极结构的制作方法
【专利摘要】本发明揭示一种场效晶体管，其具有：衬底，其拥有外延层；若干基极区，其从所述外延层的顶部延伸到所述外延层中；绝缘区，其具有若干侧壁且在所述衬底的顶部上的两个基极区之间延伸；及多晶硅栅极结构，其覆盖包括所述侧壁的所述绝缘区，其中有效栅极是由在所述基极区上覆盖侧壁的多晶硅的一部分形成。
【专利说明】用于场效晶体管的自对准栅极结构
[0001]相关申请案的交叉参考
[0002]本申请案主张2011年12月14日申请的题为“用于场效晶体管的自对准栅极结构(SELF-ALIGNED GATE STRUCTURE FOR FIELD EFFECT TRANSISTOR) ” 的第 61/570，395 号美国临时申请案的权益，所述临时申请案的全文并入本文中。
【技术领域】
[0003]本发明涉及场效晶体管，特定来说涉及栅极结构及用于形成此栅极作为自对准栅极的方法。
【背景技术】
[0004]与集成电路中的横向晶体管相比，功率金属氧化物半导体场效晶体管(MOSFET)一般用于处理高功率电平。图9展示典型MOSFET，其使用垂直扩散MOSFET结构，也称为双扩散 MOSFET 结构(DM0S 或 VDM0S)。
[0005]如展示，举例来说，在图9中，在N+衬底915上，形成有N-外延层，所述N-外延层的厚度及掺杂一般决定装置的额定电压。从顶部到外延层910中，形成有N+掺杂左源极区及右源极区930，其被形成P基极的P掺杂区920围绕。P基极可具有围绕P基极920的外扩散区域925。源极接触件960 —般接触裸片表面上的两个区930及920，且其一般是通过连接左源极区及右源极区两者的金属层形成。绝缘层950 (其通常为二氧化硅或任何其它适合材料)使覆盖P基 极区920及外扩散区域925的一部分的多晶硅栅极940绝缘。栅极940连接到通常由另一金属层形成的栅极接触件970。此垂直晶体管的底侧具有形成漏极接触件980的另一金属层905。概括来说，图9展示MOSFET的典型基本单元，其可非常小且包含共同漏极、共同栅极及两个源极区及两个沟道。其它类似单元可用于垂直功率MOSFET中。多个此类单元一般可并行连接以形成功率M0SFET。
[0006]在导通状态中，沟道在被栅极覆盖的区920及925的区域内形成，从表面分别到达区920及925中。因此，电流可如由水平箭头所指示流入漏极区，其基本上在两个区925之间从外延层910的顶部向下延伸到衬底915。单元结构必须提供足够宽度d的栅极940以容许此电流变成流到漏极侧的垂直电流，如由垂直箭头所指示。
[0007]归因于装置的整体结构，这些结构具有相对高的栅极电容，特定来说具有相对高的栅极-漏极电容。为了减小漏极电容，如在Gregory Dix等人的共同待决美国申请案13/288，181 “垂直 DMOS-场效晶体管(Vertical DMOS-FIELD EFFECT TRANSISTOR) ” 中所揭示般可提供分离栅极，所述申请案以引用的方式并入本文中。然而，即使是此结构，其在沟道上也可具有两个栅极，所述两个栅极仍与漏极重叠而造成明显栅极-漏极电容。
【发明内容】
[0008]根据一实施例，一种用于制造场效晶体管的方法可包含:提供堆叠，所述堆叠包含衬底及沉积在所述衬底上的外延层、在所述外延层的顶部上的多层绝缘层，及在所述绝缘层的顶部上的第一栅极层；图案化所述堆叠以提供直到所述多层绝缘层的最低层的开口 ；植入基极区；沉积第二栅极层，所述第二栅极层覆盖所述开口及所述第一栅极层；及执行直到所述多层绝缘层的所述最低层的蚀刻，使得在所述开口的各侧上的间隔件保留并且形成所述场效晶体管的相应栅极结构。
[0009]根据进一步实施例，所述多层绝缘层可包含:在所述衬底的顶部上的第一氧化物层；在所述第一氧化物层的顶部上的氮化物层；在所述氮化物层的顶部上的第二氧化物层。根据进一步实施例，所述第一层可为栅极氧化物。根据进一步实施例，所述多层绝缘层的各层可具有不同厚度。根据进一步实施例，栅极氧化物层可具有约250 A的厚度，氮化物层可具有约400 A的厚度，厚氧化物层可具有约2500 A的厚度，且第一多晶硅层可具有约1500 A的厚度。根据进一步实施例，第二多晶硅层可具有约2500 A的厚度。根据进一步实施例，在邻近开口中的两个邻近栅极结构可通过所述第一多晶硅层桥接。根据进一步实施例，所述方法可进一步包含在所述基极区内形成自对准源极区的步骤。根据进一步实施例，所述多层绝缘层的厚度可经选择使得在所述第一多晶硅层与漏极区之间的电容被最小化。
[0010]根据另一实施例，场效晶体管可包含:衬底，其包含外延层；若干基极区，其从所述外延层的顶部延伸到所述外延层中；绝缘区，其具有若干侧壁且在所述衬底的顶部上的两个基极区之间延伸；及多晶硅栅极结构，其覆盖包括所述侧壁的所述绝缘区，其中有效栅极通过在所述基极区上覆盖侧壁的多晶硅的一部分形成。
[0011]根据所述场效晶体管的进一步实施例，所述绝缘区可包含多层绝缘结构，所述多层绝缘结构包含:在所述外延层的顶部上的第一氧化物层，在所述第一氧化物层的顶部上的氮化物层，在所述氮化物层的顶部上的第二氧化物层。根据所述场效晶体管的进一步实施例，所述多晶娃栅极结构可包含第一多晶娃层及第二多晶娃层，其中所述第一多晶娃层覆盖所述绝缘区，且所 述第二层包括覆盖所述侧壁且形成所述有效栅极的间隔件。根据所述场效晶体管的进一步实施例，所述第一层可为栅极氧化物。根据所述场效晶体管的进一步实施例，所述多层绝缘结构的各层可具有不同厚度。根据所述场效晶体管的进一步实施例，栅极氧化物层可具有约250 A的厚度，氮化物层可具有约400 A的厚度，厚氧化物层可具有约2500 A的厚度，且第一多晶硅层可具有约1500 A的厚度。根据所述场效晶体管的进一步实施例，第二多晶硅层可具有约2500 A的厚度。根据所述场效晶体管的进一步实施例，在邻近开口中的两个邻近栅极结构可通过多晶硅层桥接。根据所述场效晶体管的进一步实施例，所述场效晶体管可进一步包含在所述基极区内的自对准源极区。根据所述场效晶体管的进一步实施例，所述多层绝缘结构的厚度可经选择使得在所述第一多晶硅层与漏极区之间的电容被最小化。根据所述场效晶体管的进一步实施例，可在所述绝缘区下面形成漏极区。
【专利附图】
【附图说明】
[0012]图1展示常规垂直DMOS晶体管的基本结构；
[0013]图2到图7展示根据各种实施例的用于制造经改进垂直DMOS晶体管的各种步骤；
[0014]图8展示实际实施例的截面图；
[0015]图9及图10展示常规垂直DMOS晶体管。【具体实施方式】
[0016]因此，需要具有经减小的栅极到漏极电容以改进装置性能的场效晶体管。根据各种实施例，可产生用于功率FET产品的栅极，其将通过使用间隔件式蚀刻界定自对准栅极而减小栅极到漏极电容。根据各种实施例的装置在功能上类似于STD功率FET，然而，所述栅极仅覆盖沟道(P基极)的薄氧化物区域，且在漏极区域上面的多晶硅具有较厚氧化物，从而减小所述电容。
[0017]下文讨论一种用于形成间隔件栅极以减小FET装置的栅极到漏极电容的方法。通过减小栅极长度以仅覆盖装置的沟道部分，可在不需要先进光刻的情况下减小不必要的电容。这也消除制造工艺中关键的对准要求。
[0018]图1展示在如参考图9讨论的常规晶体管中，当前结构的栅极的大部分与漏极重叠。如在Gregory Dix等人的共同待决美国申请案13/288，181 “垂直DMOS-场效晶体管(Vertical DMOS-FIELD EFFECT TRANSISTOR) ”中所讨论般，可使用的一个解决方案是如图1中所示将漏极上面的多晶硅栅极分离以减小到漏极的电容，所述申请案以引用的方式并入本文中。
[0019]图10展示根据Rohan S.Braithwaite等人于2011年11月8日申请的题为“垂直DMOS-场效晶体管(Vertical DMOS-FIELD EFFECT TRANSISTOR) ”的共同待决美国申请案13/291，344的又一常规实施例，其可用于减小栅极漏极电容，所述申请案以引用的方式并入本文中。图10中描绘经改进常规垂直DMOS-FET的横截面图。提供高度掺杂N+衬底1015，在其顶部上已生长N-外延层1010。自顶部到外延层1010中，形成有N+掺杂左源极区及右源极区1030，其各自被形成P基极的P掺杂区1020围绕。较重掺杂P+区1035可植入于P基极1020内以连接到源 极端子。各P基极1020可额外由相关联的外扩散区域1025(如由虚线指示)围绕。可使用用于左源极区及右源极区1030的其它结构。类似于图9中展示的晶体管，源极接触件1060 —般接触裸片表面上的两个区1030及1020，且一般是由连接左源极区及右源极区两者的金属层形成。绝缘结构1040用于使左栅极及右栅极1052、1054绝缘。此结构1040包含如由点划线所指示在晶体管的多晶硅栅极1052、1054下面的栅极氧化物层1042。可使用经沉积氧化物形成此栅极氧化物层1042，所述经沉积氧化物随后进行热氧化，此热氧化使所述经沉积氧化物1042致密而使其更稳健。然而,此结构使用相当复杂的制造步骤，包括用于两个栅极1052及1054的沟渠蚀刻，且可仍遭受栅极-漏极重叠。
[0020]图2到图8展示实现具有经减小栅极-漏极电容及自对准特征的垂直功率MOSFET晶体管的经改进结构的实施例的各种工艺步骤。以常规外延及阱结构开始，根据各种实施例在外延层200上以下列层形成“堆叠”:薄栅极氧化物(Tox)层210(例如250A)或任何
其它适合的栅极绝缘层、氮化物层220 (例如400 A )、厚氧化物层230 (例如2500 A )及第
一多晶硅层240(例如1500 A)。可使用所述绝缘结构内的其它绝缘层提供足够高的堆叠。所述堆叠的厚度(高度)可使栅极-漏极电容减小，如将在下文更详细地解释。因此，多层绝缘结构可具有提供相同绝缘特征的多个不同层。
[0021]图3展示在已应用利用掩蔽层310的掩蔽步骤来界定装置的基极区之后的图2的堆叠。为此，掩蔽层310提供开口 320以容许蚀刻下伏区。图3展示因此在所述堆叠的顶部上的剩余光掩模310。
[0022]图4展示在已蚀刻多晶硅层、氧化物层及氮化物层220、230、240之后完整保留栅极氧化物层210的图3的堆叠。因此，在开口 410中经移除的不同层220、230、240现容许植入基极区。图5展示在已植入P基极510之后的堆叠。
[0023]图6展示在已沉积第二层多晶硅620 (例如具有2500 A的厚度)之后的装置。如可见，此沉积也覆盖开口 410的侧壁620。可穿过开口 410的深度提供各侧及其结构的此额外覆盖。多晶硅的沉积因此致使开口 410的边缘变圆，如可在图6中所见。因此，在开口410的底部边缘区域内相对于垂直方向发生较厚沉积。
[0024]图7展示在已执行多晶硅“间隔件”式蚀刻从而部分移除Tox层210的顶部上及第一多晶硅层240的顶部上的第二多晶硅610但保留通过沉积第二多晶硅层610所形成的特定侧间隔件710之后的图6的装置。由于蚀刻的最强效应是在垂直方向上，故而保留间隔件710。如此项技术中已知，其后可在P基极510内植入源极区。通过此程序形成经桥接的栅极结构，其中仅通过“间隔件”710形成的栅极部分覆盖P基极且借此将用作栅极，且当施加适当电压时可形成沟道。由顶层形成的栅极240部分与漏极间隔开足够远，以显着减小栅极到漏极电容。
[0025]图8展示根据各种实施例的实际真实装置的横截面图，其中左侧展示在第二多晶硅沉积之后(见图6)的横截面，且右侧展示如上文所讨论在多晶硅“间隔件”蚀刻之后(见图7)的横截面。
[0026]根据各种实施例制造的装置提供较低栅极到漏极电容(较低F0M)，其中多晶硅栅极自对准以仅覆盖P基 在多晶硅下面获得P基极。
【权利要求】
1.一种用于制造场效晶体管的方法，其包含: 提供堆叠，所述堆叠包含衬底及沉积在所述衬底上的外延层、在所述外延层的顶部上的多层绝缘层，及在所述绝缘层的顶部上的第一栅极层； 图案化所述堆叠以提供直到所述多层绝缘层的最低层的开口； 植入基极区； 沉积第二栅极层，所述第二栅极层覆盖所述开口及所述第一栅极层； 执行直到所述多层绝缘层的所述最低层的蚀刻，使得所述开口的各侧上的间隔件保留并且形成所述场效晶体管的相应栅极结构。
2.根据权利要求1所述的方法，其中所述多层绝缘层包含:在所述衬底的顶部上的第一氧化物层；在所述第一氧化物层的顶部上的氮化物层；在所述氮化物层的顶部上的第二氧化物层。
3.根据权利要求2所述的方法，其中所述第一层是栅极氧化物。
4.根据权利要求1所述的方法，其中所述多层绝缘层的各层具有不同厚度。
5.根据权利要求2所述的方法，其中所述栅极氧化物层具有约250A的厚度，所述氮化物层具有约400 A的厚度，所述厚氧化物层具有约2500 A的厚度，且所述第一多晶硅层具有约1500 A的厚度。
6.根据权利要求1所述的方法，其中所述第二多晶硅层具有约2500A的厚度。
7.根据权利要求1所述的方法，其中在邻近开口中的两个邻近栅极结构通过所述第一多晶硅层桥接。
8.根据权利要求1所述的方法，其进一步包含在所述基极区内形成自对准源极区的步骤。
9.根据权利要求1所述的方法，其中所述多层绝缘层的厚度经选择使得所述第一多晶硅层与漏极区之间的电容被最小化。
10.一种场效晶体管，其包含: 衬底，其包含外延层； 若干基极区，其从所述外延层的顶部延伸到所述外延层中； 绝缘区，其具有若干侧壁且在所述衬底的顶部上的两个基极区之间延伸； 多晶硅栅极结构，其覆盖包括所述侧壁的所述绝缘区，其中有效栅极由在所述基极区上面覆盖侧壁的所述多晶硅的一部分形成。
11.根据权利要求10所述的场效晶体管，其中所述绝缘区包含多层绝缘结构，所述多层绝缘结构包含:在所述外延层的顶部上的第一氧化物层，在所述第一氧化物层的顶部上的氮化物层，在所述氮化物层的顶部上的第二氧化物层。
12.根据权利要求10所述的场效晶体管，其中所述多晶硅栅极结构包含第一多晶硅层及第二多晶硅层，其中所述第一多晶硅层覆盖所述绝缘区，且所述第二层包括覆盖所述侧壁且形成所述有效栅极的间隔件。
13.根据权利要求11所述的场效晶体管，其中所述第一层是栅极氧化物。
14.根据权利要求11所述的场效晶体管，其中所述多层绝缘结构的各层具有不同厚度。
15.根据权利要求13所述的场效晶体管，其中所述栅极氧化物层具有约250A的厚度，所述氮化物层具有约400 A的厚度，所述厚氧化物层具有约2500 A的厚度，且所述第一多晶娃层具有约1500 A的厚度。
16.根据权利要求12所述的场效晶体管，其中所述第二多晶硅层具有约2500A的厚度。
17.根据权利要求10所述的场效晶体管，其中在邻近开口中的两个邻近栅极结构是通过多晶硅层桥接。
18.根据权利要求10所述的场效晶体管，其进一步包含所述基极区内的自对准源极区。
19.根据权利要求12所述的场效晶体管，其中所述多层绝缘结构的厚度经选择使得所述第一多晶硅层与漏极区之间的电容被最小化。
20.根据权利 要求10所述的场效晶体管，其中在所述绝缘区下面形成有漏极区。
【文档编号】H01L29/423GK104025299SQ201280061955
【公开日】2014年9月3日 申请日期:2012年12月12日 优先权日:2011年12月14日
【发明者】格雷戈里·迪克斯, 哈罗德·克兰, 罗德尼·施罗德, 丹尼尔·J·格里姆 申请人:密克罗奇普技术公司