步骤b中，制作的MOSFET器件的MOS栅结构为沟槽型栅结构时，包括如下步骤:
b-1、在半导体基板的第一主面上淀积硬掩膜层；
b_2、选择性地掩蔽和刻蚀上述硬掩膜层，以形成所需贯通硬掩膜层的硬掩膜窗口 ；b_3、利用上述硬掩膜窗口，在第一主面上进行各向异性干法刻蚀，以在半导体基板内形成所需的元胞沟槽，所述元胞沟槽在半导体基板内的深度小于第一导电类型漂移区的厚度；
b-4、去除上述第一主面上的硬掩膜层，以在上述半导体基板的第一主面以及元胞沟槽内生长沟槽绝缘栅氧化层；
b-5、在上述生长有沟槽绝缘栅氧化层的第一主面上淀积沟槽导电多晶硅，所述导电多晶硅覆盖第一主面上的沟槽绝缘栅氧化层上，并填充在内壁生长有沟槽绝缘栅氧化层的元胞沟槽内；
b-6、刻蚀去除上述第一主面上方的沟槽导电多晶硅以及沟槽绝缘栅氧化层，以得到元胞沟槽内的沟槽绝缘栅氧化层以及沟槽导电多晶硅。
[0016]所述步骤b中，制作的MOSFET器件的MOS栅结构为平面型栅结构时，包括如下步骤: b-1’、在半导体基板的第一主面上生长平面绝缘栅氧化层；b-2’、在上述生长有平面绝缘栅氧化层的第一主面上淀积平面导电多晶硅；b-3’、选择性地刻蚀上述平面导电多晶硅以及平面绝缘栅氧化层，得到所需的MOS栅结构。
[0017]所述半导体基板的材料包括硅，MOS栅结构呈条形。
[0018]所述“第一导电类型”和“第二导电类型”两者中，对于N型MOSFET器件，第一导电类型指N型，第二导电类型为P型；对于P型MOSFET器件，第一导电类型与第二导电类型所指的类型与N型半导体器件正好相反。
[0019]本发明的优点:
对比传统的具有三个引出电极(栅电极、源电极、漏电极)的MOSFET器件，本发明的MOSFET器件增加了一个引出电极:体电极。本发明通过将源极金属区内的第二导电类型第一阱区通过第二导电类型第二阱区等电位连接后引至体极金属区，并通过体极金属引出；体区金属、源极金属、漏极金属两两互不相连，从而确保体极金属、源极金属、漏极金属可以各自具有独立的电位。
[0020]对于N型MOSFET器件和P型MOSFET器件，栅极与第二导电类型阱区在导通工作时会保持一个电位差，该电位差可以确保位于第二导电类型阱区内的沟道导通，从而保证无论是源电极对漏电极高电位，或是漏电极对源电极高电位两种情况下栅极都可以控制沟道的导通与关断，这样就可以通过设置不同的源电极、漏电极电位来实现电流的双向流通。而现有电路设计中，若要希望实现电流的双向流通，通常需要提供至少两颗独立的MOSFET器件，或是将两颗MOSFET芯片封装于一个封装体当中，使用本发明的MOSFET器件，一颗MOSFET器件就可以实现电流的双向流通，降低了电路的制造成本，并且一颗MOSFET芯片的封装，其对封装基岛面积、封装键合引线等工艺选择的余地会更多，封装成本也会降低。
[0021 ] 本发明的MOSFET器件，通过改变元件区内的元胞结构并将元件区内的第二导电类型阱区单独引出作为一个独立的电极，而上述结构上的变动并未涉及器件的终端保护区，因此，本发明MOSFET器件的元件区可以和已有MOSFET器件的多种终端保护区组合而不需要额外增加光刻板，从而降低了器件的设计难度与制造成本。
[0022]本发明的MOSFET器件，其只是通过改变版图设计来实现上述功能，可以很好地与现有MOSFET器件的制造工艺相结合，并未增加额外的工艺步骤，因此，制造难度和成本并未增加，适宜于批量生产。
【附图说明】
[0023]图1为本发明实施例1的俯视图。
[0024]图2为图1中的A-A剖视图。
[0025]图3为图1中的B-B剖视图。
[0026]图4为图1中的C-C剖视图。
[0027]图5~图22为本发明实施例1的具体制造工艺步骤剖视图，其中图5为本发明半导体基板的结构剖视图。
[0028]图6为本发明得到硬掩膜窗口后的剖视图。
[0029]图7为本发明得到元胞沟槽后的剖视图。
[0030]图8为本发明淀积导电多晶硅后的剖视图。
[0031]图9为本发明得到沟槽导电多晶硅后的剖视图。
[0032]图10~图12为得到P型阱区后的剖视图，其中，
图10为A-A剖视图中得到沟槽P型第一阱区后的剖视图。
[0033]图11为B-B剖视图中得到沟槽P型第二阱区后的剖视图。
[0034]图12为C-C剖视图中得到沟槽P型第二阱区后的剖视图。
[0035]图13~图16为得到沟槽N+注入区的剖视图，其中，
图13为A-A剖视图中得到N+注入区的剖视图。
[0036]图14为B-B剖视图中的剖视图。
[0037]图15为C-C剖视图中的剖视图。
[0038]图16~图18为得到接触孔后的剖视图，其中，
图16为A-A剖视图中得到源极接触孔后的剖视图。
[0039]图17为B-B剖视图中得到体极接触孔后的剖视图。
[0040]图18为C-C剖视图中同时得到源极接触孔以及体极接触孔后的剖视图。
[0041]图19~图21为得到金属区后的剖视图，其中，
图19为A-A剖视图中得到沟槽源极金属后的剖视图。
[0042]图20为B-B剖视图中得到沟槽体极金属后的剖视图。
[0043]图21为C-C剖视图中同时得到沟槽源极金属以及沟槽体极金属后的剖视图。
[0044]图22为在第二主面得到漏极金属后的剖视图。
[0045]图23为本发明实施例2的俯视图。
[0046]图24为图23中D-D的剖视图。
[0047]图25为图23中E-E的剖视图。
[0048]图26为图23中F-F的剖视图。
[0049]图27~图42为本发明实施例2的具体制造工艺步骤剖视图，其中图27为本发明半导体基板的剖视图。
[0050]图28为本发明得到平面导电多晶硅层后的剖视图。
[0051]图29为本发明得到平面型MOS栅结构的剖视图。
[0052]图30~图32为得到P型阱区后的剖视图，其中，
图30为D-D剖视图中得到平面P型第一阱区后的剖视图。
[0053]图31为E-E剖视图中得到平面P型第二阱区后的剖视图。
[0054]图32为F-F剖视图中得到平面P型第二阱区后的剖视图。
[0055]图33~图35为得到平面N+注入区后的剖视图，其中图33为D-D剖视图中得到平面N+注入区后的剖视图。
[0056]图34为E-E剖视图中得到平面N+注入区后的剖视图。
[0057]图35为F-F剖视图中得到平面N+注入区后的剖视图。
[0058]图36~图38为得到平面绝缘介质层后的剖视图，其中图36为D-D剖视图中得到平面绝缘介质层后的剖视图。
[0059]图37为E-E剖视图中得到平面绝缘介质层后的剖视图。
[0060]图38为F-F剖视图中得到平面绝缘介质层后的剖视图。
[0061]图39为D-D剖视图中得到平面源极金属后的剖视图。
[0062]图40为D-D剖视图中得到平面体极金属后的剖视图。
[0063]图41为F-F剖视图中得到平面源极金属以及平面体极金属后的剖视图。
[0064]图42为本发明在半导体基板的第二主面得到漏极金属后的剖视图。
[0065]图43为现有沟槽型MOSFET器件的剖视图。
[0066]图44为现有平面型MOSFET器件的剖视图。
[0067]附图标记说明:1_元件区、2-终端保护区、3-源极金属区、4-栅极金属区、5-体极金属区、6-元胞、7-源极接触孔、8-体极接触孔、9-漏极金属、1-N型衬底、Il-N型漂移区、12-沟槽P型第一阱区、13-元胞沟槽、14-沟槽绝缘栅氧化层、15-沟槽导电多晶硅、16-沟槽N+注入区、17-沟槽绝缘介质层、18-沟槽源极金属、19-沟槽P型第二阱区、20-第一主面、21-平面导电多晶硅体、22-沟槽体极金属、23-第二主面、24-硬掩膜层、25-硬掩膜窗口、2