离子，并通过高温推结形成P型阱区的过程为本技术领域人员所熟知，具体工艺条件及过程不再赘述。在形成P型阱区后，在源极金属区3内形成沟槽P型第一阱区12，在体极金属区5内形成沟槽P型第二阱区19，沟槽P型第一阱区12与沟槽P型第二阱区19相互连接成一体。本发明实施例中，元胞6呈条形，主要是使得沟槽P型第一阱区12与沟槽P型第二阱区19间能相互连接成一体；当然，元胞6也可以采用其他的形状，只要能保证沟槽P型第一阱区12与沟槽P型第二阱区19间相互连接成一体，保证沟槽P型第一阱区12与沟槽P型第二阱区19间的等电位状态即可。
[0086]il、在所述第一主面20上，进行源区光刻，并注入高浓度的N型杂质离子，并通过高温推结形成N+注入区；
如图13、图14和图15所示，进行源区光刻，注入高浓度的N型杂质离子，再通过高温推结形成N+注入区的过程为本技术领域人员所熟知，此处不再赘述。所述N+注入区包括沟槽N+注入区16，所述沟槽N+注入区16位于源极金属区3。
[0087]jl、在上述第一主面20上，淀积得到沟槽绝缘介质层17，所述沟槽绝缘介质层17为硅玻璃(USG)、硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)。
[0088]kl、在所述沟槽绝缘介质层17上进行接触孔光刻和刻蚀，形成源极接触孔7和体极接触孔8，所述源极接触7孔位于相邻两个沟槽导电多晶硅15之间，
如图16、图17和图18所示，对沟槽绝缘介质层17进行接触孔光刻和刻蚀为本技术领域常规的制备工艺，此处不再赘述。源极接触孔7与体极接触孔8均通过沟槽绝缘介质层17。
[0089]11、在上述覆盖有沟槽绝缘介质层17的第一主面上20淀积金属，进行金属光刻与刻蚀,形成沟槽源极金属18和沟槽体极金属22，所述沟槽源极金属18同时填充源极接触孔7并与沟槽N+注入区16电性连接，所述沟槽体极金属22同时填充体极接触孔8并与沟槽P型第二阱区19电性连接，所述沟槽源极金属18与沟槽体极金属22互不相连，如附图19、图20以及图21所示；所述沟槽源极金属18和沟槽体极金属22包括铝或铝加钨。
[0090]ml、在所述半导体基板的第二主面23上淀积漏极金属9，如附图22所示，漏极金属9包括钛、镍、银或金或金的合金。
[0091]实施例二:
如图23所示，为功率MOSFET器件采用平面型结构的俯视图，在所述MOSFET器件的俯视平面上，包括半导体基板上的元件区I和终端保护区2，所述终端保护区2环绕包围元件区1，所述元件区I包括栅极金属区4、源极金属区3和体极金属区5，所述源极金属区3内设置有多个相互平行的条形元胞6，相邻元胞6之间设置有条形源极接触孔7，所述体极金属区5内设置有体极接触孔8。
[0092]如图24所示，在沿附图23中D-D方向的横截面上，所述半导体基板包括N型漂移区11和N型衬底层10，所述N型漂移区11与N型衬底层10相连接，所述N型漂移区11的上表面为半导体基板的第一主面20，所述N型衬底层10的下表面为半导体基板的第二主面23。在所述N型漂移区11上方设置有多个规则排布的P型阱区，所述P型阱区包括平面P型第一阱区29以及平面P型第二阱区34，在所述平面P型第一阱区29的上方设置有平面N+注入区30，相邻两个平面P型第一阱区29之间间隔有平面栅结构，所述平面栅结构包括第一主面20上方的平面导电多晶娃32,所述平面导电多晶娃32与第一主面20之间设置有平面绝缘栅氧化层33，所述第一主面20上设置有平面绝缘介质层31，所述平面绝缘介质层31包裹覆盖平面导电多晶硅32，所述平面绝缘介质层31上设置有源极接触孔7，所述平面绝缘介质层31上面覆盖有平面源极金属28，所述平面源极金属28填充源极接触孔7并且与平面N+注入区30电性连接，所述平面P型第一阱区29不与平面源极金属28相连；
如附图25所示，在沿附图23中E-E方向的横截面上，所述N型漂移区11上方设置有平面P型第二阱区34，所述第一主面20上覆盖有平面绝缘介质层31，所述平面绝缘介质层31上设置有体极接触孔8，所述平面绝缘介质层31上面覆盖有平面体极金属35，所述平面体极金属35填充体极接触孔8并且与平面P型第二阱区34电性相连；
如图26所示，在沿附图23中F-F方向的横截面上，所述N型漂移区11上方设置有P型阱区，所述P型阱区包括平面P型第一阱区29以及平面P型第二阱区34，在所述平面P型第一阱区29上方设置有平面N+注入区30，所述第一主面20上覆盖有平面绝缘介质层31，所述平面绝缘介质层31上设置有源极接触孔7和体极接触孔8，所述平面绝缘介质层31上面覆盖有平面源极金属28和平面体极金属35，所述平面源极金属28填充源极接触孔7并且与平面N+注入区30电性相连，所述平面体极金属28填充体极接触孔8并且与平面P型第二阱区34电性相连，所述平面源极金属28和平面体极金属35之间互不相连。
[0093]如图27~图42所示，上述结构的功率MOSFET器件，通过下述工艺步骤实现:
a2、提供具有两个相对主面的半导体基板，所述半导体基板包括N型衬底层10及位于所述N型衬底层10上方的N型漂移区11 ;所述两个相对主面包括第一主面20与第二主面23，如图27所示；
b2、在所述半导体基板的第一主面20上生长绝缘栅氧化层，即在第一主面20上生长平面绝缘栅氧化体36。
[0094]c2、在上述生长有平面绝缘栅氧化体36的第一主面20上淀积导电多晶硅，如图28所示，淀积导电多晶硅后得到平面导电多晶硅体21。
[0095]d2、选择性的刻蚀上述导电多晶硅，得到平面绝缘栅氧化层33以及平面导电多晶硅32，如图29所示；
e2、在所述第一主面20上，自对准注入P型杂质离子，并通过高温推结形成P型阱区，如图30、图31和图32所示，得到的P型阱区包括位于源极金属区3内的平面P型第一阱区29以及位于体极金属区5内的平面P型第二阱区34 ；
f2、在所述第一主面20上，进行源区光刻，并注入高浓度的N型杂质离子，并通过高温推结形成N型注入区，如图33、图34和图35 ;所述平面N+注入区30位于源极金属区3。
[0096]g2、在上述第一主面20上，淀积平面绝缘介质层31 ；
h2、在所述平面绝缘介质层31上进行接触孔光刻和刻蚀，形成源极接触孔7和体极接触孔8，所述源极接触孔7位于相邻两个平面导电多晶硅32之间，如图36、图37和图38所示；
i2、在上述覆盖有平面绝缘介质层31的第一主面20上淀积金属，进行金属光刻与刻蚀，形成平面源极金属28和平面体极金属35，所述平面源极金属28同时填充源极接触孔7并与平面N+注入区30电性连接，所述平面体极金属35同时填充体极接触孔8并与平面P型第二阱区34电性连接，所述平面源极金属28与平面体极金属35互不相连，如图39、图40以及图41所示；
j2、在所述半导体基板的第二主面20上淀积漏极金属9，如图42所示，通过漏极金属9能形成功率MOSFET器件的漏极端。
[0097]本发明MOSFET器件的工作机理为:通过体极金属能形成体电极，通过源极金属能形成源电极，通过漏极金属9能形成漏电极。由于体极金属区5的体极金属、源极金属区3的源极金属、漏极金属9间两两互不相连，因此，MOSFET器件的体电极、源电极和漏电极可以施加各自独立的电位。
[0098]对于N型MOSFET器件，器件在导通工作时，体电极上的电位与源电极、漏电极两者中具有更低电位的一个电极的电位相等，栅电极上施加一个正电压，使得栅电极对体电极具有一个高电位，并且所述高电位能够确保位于体电极内的沟道完全导通，此时，电子会通过沟道从源电极与漏电极两者中具有低电位的一端流向另一端，具体来讲，当体电极与源电极具有低电位，漏电极具有高电位时，电子由源电极通过沟道流向漏电极，当体电极与漏电极具有低电位，源电极具有高电位时，电子由漏电极通过沟道流向源电极。
[0099]器件在截止耐压工作时，具体来讲，当体电极与源电极具有低电位，漏电极具有高电位时，漏电极与体极形成的PN结反向偏置，从而产生耗尽层来支持器件耐压，当体电极与漏电极具有低电位，源电极具有高电位时，源电极与体电极形成的PN结反向偏置，从而产生耗尽层来支持器件耐压。
[0100]对于P型