半导体层4A、源-漏电极5之上，通过CVD(Chemical Vapor D印osition)法成膜保护膜6。保护膜6例如可使用Si〇dPSiON、SiN等。另外，也可以使 用溅射法形成保护膜6。
[0119] 接着，基于常规方法，经由接触孔7将透明导电膜与漏电极5电连接。透明导电膜 和漏电极5的种类未特别限定，可以使用通常所用的。作为漏电极，可以使用例如前述的 源-漏电极中例示的漏电极。
[0120] 实施例
[0121] 以下，列举实施例来对本发明更具体地进行说明，但是本发明根本不受下述实施 例的限制，自然也可在符合前后所述的主旨的范围内适当地进行改变，它们均包含在本发 明的技术范围中。
[0122] 实施例1(BCE型）
[0123] (应力耐受性的评价）
[0124] 制作具有氧化物半导体层的TFT(图1、3)，评价应力耐受性。
[0125] 首先，在玻璃基板I (Corning公司制EAGLE XG、直径IOOmmX厚度0. 7mm)上依次 作为栅电极2而成膜IOOnm的Mo薄膜，以及作为栅极绝缘膜3而成膜SiO2(200nm)。栅电 极2使用纯Mo的溅射靶，通过DC溅射法，以成膜温度：室温、成膜功率密度：300W、载气：Ar、 气压：2mTorr、Ar气流量：20sccm进行了成膜。另外，栅极绝缘膜3使用等离子体CVD法， 以载气：SiHjP N2O的混合气体、成膜功率：100W、成膜时的气压：133Pa、成膜温度：320°C进 行了成膜。
[0126] 其次，使用具有与氧化物半导体层的组成相对应的组成的氧化物溅射靶，通过下 述条件的溅射法，以规定的膜厚成膜表1所示的组成和结构的氧化物半导体层。
[0127] 具体来说，表1中，No. 1 (现有例）是图1的构成例，作为上述氧化物半导体层4， 将非晶IZTO的氧化物半导体层（In : Zn : Sn(原子％比）=20 : 56.7 : 23. 3、单层） 在栅极绝缘膜3之上成膜（第一氧化物半导体层4A不成膜）。
[0128] No. 2是图3的构成例，在栅极绝缘膜3上将第二氧化物半导体层4(ΙΖΤ0 :原子％ 比与No. 1相同）成膜后，再将第一氧化物半导体层4A(In : Ga : Zn : Sn(原子％比）= 21. 1 : 16. 7 : 53. 3 : 8. 9)成膜。
[0129] 构成氧化物半导体层的第二氧化物半导体层4与第一氧化物半导体层4A的成膜 在途中对腔室不开放大气，而连续地进行了成膜。
[0130] 由此而得的氧化物半导体层中的金属元素的各含量通过XPS (X-ray Photoelectron Spectroscopy)法进行了分析。第一氧化物半导体层、第二氧化物半导体层 的金属元素的含量与用于成膜的氧化物溅射靶中的金属元素的含量和组成比相同。
[0131] 第二氧化物半导体层4、第一氧化物半导体层4A的成膜均使用DC溅射法来成膜。 溅射所使用的装置为（株）ULVAC公司制造的"CS-200"，溅射条件如下所述。
[0132] 基板温度：室温
[0133] 气压：ImTorr
[0134] 氧分压：〇y(Ar+02) X 100 = 4%
[0135] 成膜功率密度：2. 55W/cm2
[0136] 如上述这样成膜氧化物半导体层后，通过光刻和湿蚀刻进行了图案化。作为湿蚀 刻液，使用了关东化学公司制造的" IT0-07N"。此时，在第一和第二氧化物半导体层之间不 存在因湿刻蚀速率差造成的显著的高度差，确认到作为TFT器件，氧化物半导体层恰当地 进行了湿蚀刻。
[0137] 使氧化物半导体层图案化后，为了使膜质提高而进行了预退火处理。预退火在大 气气氛中以350°C进行了 1小时。
[0138] 接着，使用纯Mo,通过剥离法形成源-漏电极5。具体来说，使用光刻胶进行图案 化之后，通过DC溅射法成膜Mo薄膜（膜厚为IOOnm)。源-漏电极用Mo薄膜的成膜条件与 上述栅电极相同。然后，通过光刻以及湿蚀刻形成了图案。湿蚀刻液使用了 Nagasechemtex 公司制造的"AC101"。具体来说，使用混酸蚀刻液（AC101 :纯水=1 : 0. 75)，在将液温保 持在室温的同时可靠地进行图案化，并且为了防止源-漏电极的短路，进行相对于膜厚相 当于20 %的过蚀刻。接下来，在丙酮液中使用超声音波洗涤器将多余的光致抗蚀剂除去，使 TFT的沟道长为10 μ m、沟道宽为25 μ m。
[0139] 如此形成源-漏电极5后，在其上形成保护氧化物半导体层的保护膜6。作为保 护膜6,使用了 SiO2 (膜厚IOOnm)和SiN(膜厚150nm)的层叠膜（合计膜厚350nm)。上述 SiOjP SiN的形成，使用Samco公司制造的"PD-220NL"，且使用等离子体CVD法进行。在 本实施例中，利用N2O气进行等离子体处理后，依次形成SiOJ莫和SiN膜。在SiO 2膜的形 成中使用N2O和5以4的混合气体，在SiN膜的形成中使用31!14、队、册1 3的混合气体。在任意 一种情况下，成膜功率均为100W，成膜温度均为150°C。
[0140] 接着，通过光刻和干蚀刻，在保护膜6上形成用于晶体管特性评价用探测的接触 孔7。
[0141] 对于由此而得的各TFT，按以下方式对光照射和负偏压应力施加后的应力耐受性 进行了评价。
[0142] 在本实施例中，进行了一边对栅电极施加负偏压、一边照射光（白色光）的应力施 加试验。应力施加条件如下。作为光的波长，选择了接近氧化物半导体的带隙、晶体管特性 易发生变动的400nm左右。
[0143] 栅极电压：-20V
[0144] 基板温度：60 °C [0145] 光应力
[0146] 波长：400nm
[0147] 照度（照射到TFT的光的强度）：0· 1 μ W/cm2
[0148] 光源：0PT0SUPPLY公司制造的LED (由ND滤光片调整光量）
[0149] 应力施加时间：2小时
[0150] 在本实施例中，将2小时的应力施加时的阈值电压的变动值作为阈值电压偏移量 Λ Vth，作为TFT特性中的应力耐受性的指标。在实施例1中，将Δ Vth (绝对值）为12. 25V 以下（No. 1的Λ Vth以下的值）的情况设为合格（判定：〇）。
[0151] [表 1]
[0152]
【主权项】
1. 一种薄膜晶体管，其特征在于，在基板上至少依次具有栅电极、栅极绝缘膜、氧化物 半导体层、蚀刻阻挡层、源-漏电极及保护所述源-漏电极的保护膜， 所述氧化物半导体层是具有由111、63、211、511及0构成的第一氧化物半导体层和由111、 Zn、Sn及0构成的第二氧化物半导体层的层叠体，并且 在所述第一氧化物半导体层中，各金属元素相对于除去氧的全部金属元素的含量W原 子％计为： In ;25%W下且不含〇%、 Ga ;8. 0% W上且 30 ^下％、 Zn ;30. 0 ~65%、W及 Sn ;5 ~30%。
2. 根据权利要求1所述的薄膜晶体管，其中，在所述第一氧化物半导体层中，各金属元 素相对于除去氧的全部金属元素的含量W原子％计为： In ;20%W下且不含〇%、 Ga ;15%W上且 30 ^下％、 Zn ;35 ~65%、W及 Sn ;8 ~30%。
3. 根据权利要求1或2所述的薄膜晶体管，其中，所述第二氧化物半导体层形成于所述 栅极绝缘膜之上，并且 所述第一氧化物半导体层形成于所述第二氧化物半导体层与所述蚀刻阻挡层之间。
4. 根据权利要求1或2所述的薄膜晶体管，其中，所述第二氧化物半导体层的厚度为 0. 5nm W上。
5. -种显示装置，其具备权利要求1或2所述的薄膜晶体管。
【专利摘要】本发明提供一种具有迁移率良好、应力耐受性也优异、并且湿蚀刻特性也良好的氧化物半导体层的薄膜晶体管。本发明的薄膜晶体管在基板上至少依次有栅电极、栅极绝缘膜、氧化物半导体层、源-漏电极及保护膜，其中，前述氧化物半导体层是具有第一氧化物半导体层(IGZTO)和第二氧化物半导体层(IZTO)的层叠体，前述第二氧化物半导体层形成于前述栅极绝缘膜之上，且前述第一氧化物半导体层形成于前述第二氧化物半导体层与前述保护膜之间，并且在前述第一氧化物半导体层中，各金属元素相对于除去氧的全部金属元素的含量为：Ga：5％以上、In：25％以下(不含0％)、Zn：35～65％及Sn：8～30％。
【IPC分类】H01L29-786
【公开号】CN104681625
【申请号】CN201510088765
【发明人】后藤裕史, 三木绫, 岸智弥, 广濑研太, 森田晋也, 钉宫敏洋
【申请人】株式会社神户制钢所
【公开日】2015年6月3日
【申请日】2013年6月6日
【公告号】CN104335355A, US20150123116, US20150255627, WO2013183726A1