半导体器件及其形成方法
【技术领域】
[0001]本发明涉及半导体技术领域，尤其涉及一种半导体器件的形成方法及利用该方法形成的半导体器件。
【背景技术】
[0002]气-液-固法(Vapor-Liquid-Solid, VLS)是目前生长纳米线的主要工艺技术，采用VLS机制的生长方法的主要工艺步骤包括:首先在衬底表面上沉积一薄层具有催化作用的金属(例如，金Au)，然后进行升温加热，利用金属与衬底的共晶作用形成合金液滴；然后，通过源气体(例如，硅烷Silane)的气相输运或者固体靶的热蒸发，使参与生长纳米线的原子在液滴处凝聚成核；当这些原子数量超过液相中的平衡浓度以后，结晶会在合金液滴的下部析出并生长成纳米晶须(例如，娃纳米晶须SiNWs),而合金则留在其顶部。也就是说，须状的结晶是从衬底的表面延伸，并最终形成纳米晶须结构的。
[0003]因此，需要一种将所述纳米技术与所述半导体工艺结合形成半导体器件的方法。
【发明内容】
[0004]本发明解决的技术问题是提供一种半导体器件的形成方法，采用VLS机制的生长方法，可以有效控制须状纳米线的直径和生长方向等。
[0005]根据本发明的一个实施例，提供一种半导体器件的形成方法，该方法包括:
[0006]提供衬底；
[0007]在所述衬底表面形成多个间隔开的金属催化块；
[0008]形成覆盖所述金属催化块的导电层；
[0009]在导电层中形成开口，所述开口的相对侧壁暴露出所述多个金属催化块，
[0010]所述开口的底部暴露出所述衬底，开口两侧的导电层分别形成第一电极和第二电极；以及
[0011]在金属催化块的催化作用下，在所述第一电极和第二电极之间形成多根纳米线。
[0012]可选的，分别从开口两侧长出的多根纳米线之间对应接触。
[0013]可选的，从开口一侧长出的纳米线至少其一部分延伸至开口内相对侧的电极位置处。
[0014]可选的，所述开口暴露出的金属催化块的表面具有相邻的第一边和第二边，所述第一边和第二边的尺寸均不大于50nm。
[0015]可选的，所述形成多个间隔开的金属催化块包括:在所述衬底上形成金属层；在所述金属层上形成栅极结构以及包围栅极结构两侧的侧墙；去除所述栅极结构，余留下侧墙；以余留下的侧墙为掩膜刻蚀所述金属层，形成间隔分离的多个金属催化块；以及去除所述侧墙。
[0016]可选的，所述以余留下的侧墙为掩膜刻蚀所述金属层采用湿法刻蚀工艺去除。
[0017]可选的，所述湿法刻蚀工艺采用碘化钾(K2I)刻蚀溶液。
[0018]可选的，所述纳米线为非掺杂多晶硅纳米线，形成纳米线的工艺参数为:反应气体包括SiH4、反应温度为363°C _550°C之间、反应压强为40Pa。
[0019]可选的，所述金属层的材质包括金。
[0020]可选的，所述导电层的材质包括金属钛。
[0021]可选的，所述衬底包括半导体衬底以及位于半导体衬底上的绝缘层。
[0022]可选的，所述绝缘层为氧化硅。
[0023]本发明还提供一种半导体器件，包括:
[0024]导电层，所述导电层为分离的两部分，且该两部分导电层分别具有相向设置的第一表面以及与该第一表面垂直的第二表面；
[0025]多个间隔分离的金属催化块，所述金属催化块埋置于所述导电层之中，并暴露于相向设置的导电层的第一表面；以及
[0026]纳米线，所述纳米线连接暴露在所述相向设置的导电层第一表面的金属催化块。
[0027]可选地,所述暴露在第一表面的金属催化块的表面具有相邻的第一边和第二边，所述第一边和第二边的尺寸均不大于50nm。
[0028]可选地，所述纳米线为非掺杂多晶硅纳米线。
[0029]可选地，所述金属催化块的材质包括金。
[0030]可选地，所述导电层的材质包括金属钛。
[0031]可选地，还包括位于所述导电层第二表面的绝缘层，以及位于所述绝缘层表面的衬底。
[0032]可选地，所述衬底的材料为高掺杂半导体衬底。
[0033]相比较现有技术，本发明的半导体器件的形成方法，采用间隔开的金属催化块作为催化剂进行生长纳米线，形成的纳米线的尺寸较小，容易控制。
[0034]而且，暴露出的用于催化生长纳米线的金属催化块表面水平相向设置，使得纳米线能够沿着所述金属催化块水平延伸生长，增加了所生长的纳米线互连的可能性，形成器件的良率高。
[0035]此外，采用侧墙工艺控制金属催化块的宽度以及通过金属层的厚度来控制金属催化块的高度，这样，可以有效控制暴露在导电层外的金属催化块的有效表面积，而该表面积直接影响在其上生长的纳米线的直径。
[0036]根据前述本发明提供的半导体器件的形成方法所获得的半导体器件，提高了纳米线的直径大小以及有效接触表面积，进而提高了作为气体传感器的感应灵敏度。
【附图说明】
[0037]图1是本发明实施例一种半导体器件的形成方法的流程示意图；
[0038]图2-图10是本发明实施例一种半导体器件的形成方法的中间结构示意图；以及
[0039]图11是本发明实施例提供的一种气体传感器的结构示意图。
【具体实施方式】
[0040]为详细说明本发明的技术内容、构造特征、所实现目的及效果，下面结合附图对本发明的【具体实施方式】做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
[0041]本发明实施例提供一种半导体器件的形成方法，包括:提供衬底；在所述衬底表面形成多个间隔开的金属催化块；形成覆盖所述金属催化块的导电层；在导电层中形成开口，所述开口的相对侧壁暴露出所述多个金属催化块，所述开口的底部暴露出所述衬底，开口两侧的导电层分别形成第一电极和第二电极；以及在金属催化块的催化作用下，在所述第一电极和第二电极之间形成多根纳米线。
[0042]具体地，请结合参考图1以及图2至图10，详细说明本发明的半导体器件形成方法。
[0043]参考图1及图2，步骤S101，提供衬底10，所述衬底10上形成有绝缘层20。所述衬底的材质可以是半导体或非半导体衬底，例如是硅，或者是高掺杂的硅衬底。所述层间绝缘层20可以包括具有绝缘性能的材质，例如是氧化硅。
[0044]参考图1及图3，步骤S102，在所述绝缘层20上形成金属层30。金属层30的材质可以是Au或Pt。本实施例中金属层30采用Au。所述金属层的具有预定厚度d,所述厚度d大约为小于lOOnm，优选的，小于等于50nm。所述金属层30将作为催化剂参与后续的纳米线生长工艺。
[0045]参考图1及图4，步骤S103，在金属层30上形成侧墙结构。所述侧墙结构包括栅极结构40，以及覆盖于栅极结构40的侧墙层41，所述侧墙层毯覆(blanket)于栅极结构40上。其中所述栅极结构40的材质可以是氧化硅，侧墙层41的材质可以是氮化硅(SiN)。可以采用本领域熟知的沉积工艺形成SiN，并且可以通过控制沉积工艺，获得所需的侧墙层的沉积厚度t,例如侧墙层的沉积厚度t小于10nm,优选的，小于等于50nm。
[0046]参考图1及图5，步骤S104，形成侧墙410。根据本发明的一个实施例，可以先采用等离子体刻蚀去除覆盖于栅极结构40以及金属层30上的侧墙层41，形成仅覆盖于栅极结构40侧壁上的侧墙层41，然后，可以采用氢氟酸(HF)湿法刻蚀去除位于侧墙层41之间的栅极结构40,形成侧墙410。
[0047]步骤103和104的“侧墙”(spacer)工艺为半导体领域的成熟工艺，在此不予赘述。
[0048]参考图1及图6，步骤S105，以所述侧墙410为掩膜去除金属层30，暴露出绝缘层20。根据本发明的一个实施例，可以采用碘化钾(K2I)溶液湿法刻蚀去除金属Au。需要了解的是，由于步骤S105刻蚀去除金属层的需要，绝缘层20材质的选择除了具有绝缘性之外，其材质还必须满足不受该刻蚀工艺的影响，即，对于该刻蚀工艺，金属层相对于绝缘层具有大的刻蚀选择比。
[0049]参考图1及图7，步骤S106，去除所述侧墙410，形成金属催化块301。根据本发明的一个实施例，可以采用磷酸(H3PO4)溶液湿法刻蚀去除氮化硅材质的侧墙410。由于作为掩膜的侧墙410的宽度小于等于50nm，因此，以其为掩膜刻蚀获得的条状金属催化块Au的宽度也大约为小于等于50nm。换句话说，可以在形成侧墙的工艺当中，通过控制形成侧墙的沉积工艺获得所需厚度的侧墙t，进而相应得到所需的金属催化块301的宽度。同时，金属层30的厚度d也决定了金属催化块301的高度，大约为小于等于50nm。
[0050]在本发明实施例中，采用“侧墙”工艺形成间隔分离的金属催化块301，本领域技术人员需要了解的是，还可以采用其他任何可以将金属层30形成为间隔分离的金属催化块301的工艺，例如，光刻工艺，此处不予赘述。
[0051]参考图1及图8，步骤S107，形成覆盖于金属催化块301的导电层50。所述导电层50的材料可以是具有导电性能的金属。需要了解的是，由于后续工艺中会采用VLS机制生长纳米线，也就是说会对所形成的半导体衬底结构进行升温加热，形成金属液滴，因此，导电层50材质的选择需要考虑其熔点必须大于生长纳米线时的加热温度，即，导电层50不受后续的采用VLS机制生长纳米线的高温影响。作为本发明的一个实施例