掺杂 层过薄，不能有效地减小有源层与源/漏电极层之间的阻抗。所以，掺杂层过厚或过薄都可 能造成电流损失大。子掺杂层的厚度可以相等也可以不相等，如每层子掺杂层的厚度可以 为100 A、150 A、200入或250入等，通常为了方便制备，子掺杂层的厚度相等。
[0030] 若均为气态源成膜，掺杂浓度可以是指参与成膜的某一种或几种掺杂物占参与成 膜的总物质的体积比，如：硅中掺杂磷，掺杂浓度是指，在形成掺杂层之前，参与形成掺杂层 的磷烷（PH3)占参与形成掺杂层的硅烷（SiH4)、磷烷和氢气的总体积的体积比。通常情况 下，掺杂浓度，也可以是指掺杂层中某一种或几种掺杂物占总掺杂层的质量比。
[0031] 靠近所述源/漏电极层的源/漏电极子掺杂层的掺杂物的掺杂浓度大于靠近所述 有源层的有源子掺杂层的掺杂物的掺杂浓度，所以源/漏电极子掺杂层的电阻相对于有源 子掺杂层的电阻较小。电流从源漏电极层流到有源层时，先经过源/漏电极子掺杂层，由于 其电阻相对较小，电子需要相对较小的能量就能越过源/漏电极层与源/漏电极子掺杂层 的接触势皇，因此降低了掺杂层与源/漏电极层之间的接触电阻。电流经过源/漏电极子 掺杂层后，会流经有源子掺杂层，然后进入有源层，有源子掺杂层相对源/漏电极子掺杂层 的电阻较大，电子需要相对较小的能量就能越过有源子掺杂层与有源层的接触势皇，因此 降低了有源子掺杂层与有源层之间的接触电阻。电流经过源/漏电极子掺杂层后，会流经 有源子掺杂层，虽然源/漏电极子掺杂层相对有源子掺杂层的电阻较小，电子需要一定的 能量才能越过源/漏电极子掺杂层与有源子掺杂层的接触势皇，但是该接触势皇非常小， 源/漏电极子掺杂层与有源子掺杂层的接触电阻也非常小，对电流的损耗也很小。最终，降 低了掺杂层与源/漏电极层之间的接触电阻，也降低了掺杂层与有源层之间的接触电阻， 整体上有效地降低了电流的损耗，增加了传导电流，提升了电子迀移率，降低了TFT的响应 时间，进而提高了TFT的响应速度，提升了TFT的开关性能。
[0032] 本发明实施例提供的薄膜晶体管中，掺杂层至少包括两层子掺杂层，子掺杂层的 数量增加了，可以制作不同掺杂浓度的子掺杂层，所以能够逐层降低源/漏电极层与有源 层之间的接触势皇；靠近源/漏电极层的源/漏电极子掺杂层的掺杂物的掺杂浓度较大， 因此可以降低掺杂层与源/漏电极层之间的接触电阻；靠近有源层的有源子掺杂层的掺杂 物的掺杂浓度较小，因此可以降低掺杂层与有源层之间的接触电阻。所以本发明实施例提 供的薄膜晶体管，可以同时降低掺杂层与源/漏电极层之间的接触电阻和掺杂层与有源层 之间的接触电阻。即，本发明实施例提供的薄膜晶体管真正降低了通过掺杂层与源/漏电 极层之间和掺杂层与有源层之间的电流损耗，增加了传导电流，提升了电子迀移率，降低了 TFT的响应时间，进而提高了TFT的响应速度，提升了TFT的开关性能。
[0033] 优选的是，如图3-5所示的薄膜晶体管的截面示意图，所述掺杂层为三、四或五层 子掺杂层，所述三、四或五层子掺杂层的掺杂物的掺杂浓度逐层降低，且靠近所述源/漏电 极层1的源/漏电极子掺杂层4的掺杂物的掺杂浓度最大。子掺杂层越多，越能够减少源/ 漏电极层与有源层之间的接触势皇，进而降低接触电阻，但是若子掺杂层过多，在掺杂层总 厚度一定的情况下，子掺杂层厚度就会变得越薄，制作工艺过于繁琐，且过薄的子掺杂层对 于降低层与层之间的接触势皇作用也不明显。因此掺杂层设为三、四或五层子掺杂层，能够 更好地降低层与层的接触势皇，同时也不至于使子掺杂层的厚度过薄，制作工艺较为简便。
[0034] 较佳地，所述掺杂层为硅烷（SiH4)中掺杂磷烷（PH3)形成的半导体掺杂层，所述硅 烷与磷烷的体积比为11:14~19。
[0035] 通过改变磷烷在成膜气体中的占比而改变磷的掺杂浓度。通常硅烷中掺杂磷烷形 成半导体掺杂层时，还通入氢气（H2)，以形成氢化非晶硅掺杂层。硅烷、磷烷和氢气的比例 可以为11:14~19 :41。通入氢气还可以减小成膜的缺陷态，使膜更质密均匀。
[0036] 进一步地，所述源/漏电极子掺杂层中，硅烷与磷烷的体积比为11 :X，且17 <X彡19 ;所述有源子掺杂层中，硅烷与磷烷的体积比为11:Y，且14彡Y彡17。该实施例 中，能够保证源/漏电极子掺杂层的掺杂物浓度较高，降低掺杂层与源/漏电极层的接触电 阻，同时保证了有源子掺杂层的掺杂物浓度相对较低，以降低掺杂层与有源层之间的接触 电阻，降低电流损耗。
[0037] 本发明另一实施例中，提供一种如图6所示的薄膜晶体管的制备方法，包括：
[0038] SlOl、有源层制备的工序。
[0039] 有源层一般为非晶硅层（a-si)，其制备工序通常为等离子体化学气相沉积 (PlasmaEnhancedChemicalVaporDeposition，PECVD)成膜，经过成膜后，进行涂胶、曝 光、显影、剥离等步骤，形成有源层。不同情况下，本领域的技术人员可以设置不同的参数， 在此不做具体限定。
[0040] S102、掺杂层制备的工序；所述掺杂层位于所述有源层与源/漏电极层之间，所述 掺杂层制备的工序至少包括两层子掺杂层的制备工序，靠近所述源/漏电极层的源/漏电 极子掺杂层的掺杂物的掺杂浓度大于靠近所述有源层的有源子掺杂层的掺杂物的掺杂浓 度，所述有源子掺杂层的掺杂物的掺杂浓度大于0。
[0041] 所述掺杂层为半导体掺杂层，半导体可以为硅（Si)、锗（Ge)、砷化镓（GaAs)等，通 常为了节约成本，可以选择娃。半导体掺杂层可以为n型半导体掺杂层或p型半导体掺杂 层。具体地，n型半导体掺杂层可以是硅（Si)中掺杂磷（P)、砷（As)、铋（Bi)或锑（Sb)等， P型半导体掺杂层可以是硅（Si)中掺杂硼（B)、镓（Ga)、或铟（Zn)等。
[0042] 所述掺杂层的厚度可以为400人-600人，通常优选500人。掺杂层过厚，使得电流 流经掺杂层的流程较长，因为掺杂层本身具有一定的电阻，所以会造成电流损失较大；掺杂 层过薄，不能有效地减小有源层与源/漏电极层之间的阻抗。所以，掺杂层过厚或过薄都 可能造成电流损失大。每层子掺杂层的厚度可以为100入、150入、200A或250A 等，通常为了方便制备，子掺杂层的厚度相等。掺杂层的厚度，通常是通过成膜时间的长 短控制的，如利用离子注入的方法形成硅烷中掺杂磷烷的n型半导体掺杂层，成膜面积为 730*920mm2,硅烷、磷烧和氢气的通入量分别为IlOOsccm(标准毫升/分钟）、1700sccm、 4100sccm，若形成5〇〇A的掺杂层，成膜时间为3〇秒，若形成100A的子掺杂层，成膜时间 为6秒。掺杂物的掺杂浓度，可以通过成膜时掺杂物与被掺杂物的质量比例或体积比例进 行控制，进而控制掺杂浓度。如：制作n型掺杂层，可以控制硅烷和磷烷体积比例进行控制 惨杂物的惨杂浓度。
[0043] 掺杂方式可以是高温扩散或离子注入。通常是选择离子注入，因为相对于高温扩 散，离子注入能更准确地控制掺杂物的掺杂浓度、可重复性操作较大和工艺温度较低。
[0044] 靠近所述源/漏电极层的源/漏电极子掺杂层的掺杂物的掺杂浓度大于靠近所述 有源层的有源子掺杂层的掺杂物的掺杂浓度，所以源/漏电极子掺杂层的电阻相对于有源 子掺杂层的电阻较小。电流从源漏电极层流到有源层时，先经过源/漏电极子掺杂层，由于 其电阻相对较小，电子需要相对较小的能量就能越过源/漏电极层与源/漏电极子掺杂层 的接触势皇，因此降低了掺杂层与源/漏电极层之间的接触电阻。电流经过源/漏电极子 掺杂层后，会流经有源子掺杂层，然后进入有源层，有源子掺杂层相对源/漏电极子掺杂层 的电阻较大，电子需要相对较小的能量就能越过有源子掺杂层与有源层的接触势皇，因此 降低了有源子掺杂层与有源层之间的接触电阻。电流经过源/