一种半导体器件及其制造方法和电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子
>J-U ρ?α装直。
【背景技术】
[0002]在半导体技术领域中，ETOX (EPR0M隧道氧化层；EPR0M Tunnel Oxide)结构在具备存储结构的半导体器件中得到了比较广泛的应用。传统的ETOX结构，往往需要高的写入和擦除电压，而半浮栅(Semi floating gate)ET0X,则可以使用低的写入和擦除电压，并具有较快的速度。
[0003]半导体浮栅ETOX结构，通常具有如下优势:具有与DRAM相近的速度但具有低的刷新速率(即，长的保持时间);具有比SRAM更小的位单元(bit cell)。因此，半导体浮栅ETOX结构的存储器得到了广泛的应用，例如，可以用于在LCD驱动芯片片上系统(SOC)中代替视频缓冲模块中的SRAM。
[0004]然而，人们对半导体器件尺寸减小的需求在不断继续，如何减小包括半导体浮栅ETOX结构的半导体器件的尺寸，成为了现有技术中亟待解决的一个技术问题。
【发明内容】
[0005]针对现有技术的不足，本发明提出一种新的半导体器件以及该半导体器件的制造方法和使用该半导体器件的电子装置，该半导体器件包括第一晶体管和具有半导体浮栅ETOX结构的第二晶体管，通过使用与第二晶体管的控制栅相同的材料制备第一晶体管的源极连接端子和漏极的连接端子，可以减小该半导体器件的尺寸。
[0006]本发明实施例一提供一种半导体器件，包括半导体衬底以及位于所述半导体衬底上的至少一个第一晶体管和至少一个第二晶体管；其中，
[0007]所述第一晶体管包括:位于所述半导体衬底上的第一栅极介电层以及位于所述第一栅极介电层之上的第一栅极，位于所述半导体衬底内并位于所述第一栅极两侧的第一源极和第一漏极，位于所述第一源极之上的第一源极连接端子以及位于所述第一漏极之上的第一漏极连接端子；
[0008]所述第二晶体管包括:位于所述半导体衬底上的第二栅极介电层，位于所述第二栅极介电层之上的浮栅，位于所述浮栅之上并与所述第二栅极介电层的一部分相邻接的控制栅，位于所述浮栅与所述控制栅之间将所述浮栅与所述控制栅隔离的第一绝缘层，位于所述半导体衬底内且位于所述浮栅两侧的第二源极和第二漏极，位于所述半导体衬底内且位于所述第二栅极介电层下方的局部掺杂子区；其中，所述浮栅通过所述第二栅极介电层上的开口与所述局部掺杂子区相接触；
[0009]其中，所述第一源极连接端子和所述第一漏极连接端子与所述控制栅的材料相同。
[0010]可选地，所述第二源极和所述第二漏极为N型掺杂，所述局部掺杂子区为P型掺杂，所述浮栅为P型掺杂。
[0011]可选地，所述第二晶体管还包括位于所述半导体衬底内且位于所述第二漏极与所述局部掺杂子区下方的第二漏极延伸区。
[0012]可选地，所述第一栅极介电层与所述第二栅极介电层的材料相同。
[0013]可选地，所述第一栅极与所述浮栅的材料相同。
[0014]可选地，所述第一栅极与所述浮栅的材料为多晶硅。
[0015]可选地，所述控制栅的材料为多晶硅。
[0016]可选地，所述第一源极和所述第一漏极为N型掺杂。
[0017]可选地，所述第一晶体管还包括位于所述第一栅极介电层以及第一栅极两侧的偏移侧壁，其中所述偏移侧壁与所述第一绝缘层的材料相同。
[0018]本发明实施例二提供一种半导体器件的制造方法，所述方法包括:
[0019]步骤SlOl:提供半导体衬底，在所述半导体衬底上形成第一栅极介电层和第二栅极介电层；
[0020]步骤S102:对所述第二栅极介电层进行刻蚀以在所述第二栅极介电层上形成开口，并通过所述开口进行离子注入以在所述半导体衬底内形成局部掺杂子区；
[0021]步骤S103:沉积第一多晶硅层并进行图形化以形成位于所述第一栅极介电层之上的第一栅极与位于所述第二栅极介电层之上的浮栅，其中所述浮栅通过所述开口与所述局部掺杂子区相接触；
[0022]步骤S104:沉积绝缘材料层并进行图形化，以形成覆盖所述浮栅的顶面与至少一个侧壁的第一绝缘层；
[0023]步骤S105:在所述半导体衬底位于所述第一栅极两侧的区域内形成第一源极和第一漏极，在所述半导体衬底位于所述浮栅两侧的区域内形成第二源极和第二漏极；
[0024]步骤S106:沉积第二多晶硅层并进行图形化，以形成位于所述第一绝缘层之上的控制栅、位于所述第一源极之上的第一源极连接端子以及位于所述第一漏极之上的第一漏极连接端子。
[0025]可选地，所述步骤SlOl包括:
[0026]在所述半导体衬底上沉积栅极介电材料层；
[0027]对该栅极介电材料层进行图形化，以形成第一栅极介电层和第二栅极介电层。
[0028]可选地，在所述步骤S102中，所述离子注入所注入的离子为P型。
[0029]可选地，在所述步骤S104中，在对所述绝缘材料层进行图形化的过程中，还形成位于所述第一栅极两侧的偏移侧壁。
[0030]可选地，在所述步骤S105中，形成所述第一源极和所述第一漏极、以及所述第二源极和所述第二漏极的方法为离子注入，并且，所注入的离子为N型。
[0031]本发明实施例三提供一种电子装置，所述电子装置包括如上所述的半导体器件。
[0032]本发明的半导体器件，第一晶体管的第一源极连接端子和第一漏极连接端子与第二晶体管的控制栅的材料相同，因此可以在同一工艺中制备，从而可以简化工艺，减小该半导体器件的尺寸。本发明的半导体器件的制造方法，在形成第二晶体管的控制栅的同时形成第一晶体管的第一源极连接端子和第一漏极连接端子，可以简化工艺，并在一定程度上减小该半导体器件的尺寸。本发明的电子装置，使用了上述半导体器件，同样具有上述优点。
【附图说明】
[0033]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0034]附图中:
[0035]图1为本发明实施例一的一种半导体器件的结构的示意性剖视图；
[0036]图2A至2E为本发明实施例二的一种半导体器件的制造方法的相关步骤形成的图形的示意性剖视图；
[0037]图3为本发明实施例二的一种半导体器件的制造方法的一种示意性流程图。
【具体实施方式】
[0038]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0039]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0040]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0041]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0042]