2041和第二漏极2042的方法，可以为离子注入法或其他合适的方法。示例性地，第一源极1041和第一漏极1042以及第二源极2041和第二漏极2042均为N型掺杂。
[0074]步骤A6:沉积第二多晶硅层并进行图形化，以形成位于第一绝缘层203之上的控制栅205、位于第一源极1041之上的第一源极连接端子1051和位于第一漏极1042之上的第一漏极连接端子1052，如图2E所示。
[0075]其中，将第一源极连接端子1051、第一漏极连接端子1052与控制栅205在同一工艺中形成，与现有技术中的额外单独制备第一源极连接端子1051以及第一漏极连接端子1052的技术方案相比，不仅可以简化工艺，而且可以在一定程度上减小该半导体器件的尺寸。
[0076]至此，完成了本实施例的一种半导体器件的制造方法的关键步骤的介绍，后续可以参照现有技术中的各种方法来实现整个半导体器件的制造，此处不再赘述。
[0077]本实施例的半导体器件的制造方法，在形成第二晶体管的控制栅205的同时形成第一晶体管的第一源极连接端子1051和第一漏极连接端子1052，可以简化工艺，并在一定程度上减小该半导体器件的尺寸。
[0078]图3示出了本发明实施例提出的一种半导体器件的制造方法的一种示意性流程图，用于简要示出该制造方法的典型流程。具体包括:
[0079]步骤SlOl:提供半导体衬底，在所述半导体衬底上形成第一栅极介电层和第二栅极介电层；
[0080]步骤S102:对所述第二栅极介电层进行刻蚀以在所述第二栅极介电层上形成开口，并通过所述开口进行离子注入以在所述半导体衬底内形成局部掺杂子区；
[0081]步骤S103:沉积第一多晶硅层并进行图形化以形成位于所述第一栅极介电层之上的第一栅极与位于所述第二栅极介电层之上的浮栅，其中所述浮栅通过所述开口与所述局部掺杂子区相接触；
[0082]步骤S104:沉积绝缘材料层并进行图形化以形成覆盖所述浮栅的顶面与至少一个侧壁的第一绝缘层；
[0083]步骤S105:在所述半导体衬底位于所述第一栅两侧的区域内形成第一源极和第一漏极，在所述半导体衬底位于所述浮栅两侧的区域内形成第二源极和第二漏极；
[0084]步骤S106:沉积第二多晶硅层并进行图形化以形成位于所述第一绝缘层之上的控制栅、位于所述第一源极之上的第一源极连接端子以及位于所述第一漏极之上的第一漏极连接端子。
[0085]实施例三
[0086]本发明实施例提供一种电子装置，其包括:实施例一所述的半导体器件，或根据实施例二所述的半导体器件的制造方法制造的半导体器件。
[0087]由于使用的半导体器件具有可以简化工艺、减小器件尺寸等优点，因此该电子装置同样具有上述优点。
[0088]该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、V⑶、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如:具有该集成电路的手机主板等。
[0089]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【主权项】
1.一种半导体器件，其特征在于，包括半导体衬底以及位于所述半导体衬底上的至少一个第一晶体管和至少一个第二晶体管；其中， 所述第一晶体管包括:位于所述半导体衬底上的第一栅极介电层以及位于所述第一栅极介电层之上的第一栅极，位于所述半导体衬底内并位于所述第一栅极两侧的第一源极和第一漏极，位于所述第一源极之上的第一源极连接端子以及位于所述第一漏极之上的第一漏极连接端子； 所述第二晶体管包括:位于所述半导体衬底上的第二栅极介电层，位于所述第二栅极介电层之上的浮栅，位于所述浮栅之上并与所述第二栅极介电层的一部分相邻接的控制栅，位于所述浮栅与所述控制栅之间将所述浮栅与所述控制栅隔离的第一绝缘层，位于所述半导体衬底内且位于所述浮栅两侧的第二源极和第二漏极，位于所述半导体衬底内且位于所述第二栅极介电层下方的局部掺杂子区；其中，所述浮栅通过所述第二栅极介电层上的开口与所述局部掺杂子区相接触； 其中，所述第一源极连接端子和所述第一漏极连接端子与所述控制栅的材料相同。
2.如权利要求1所述的半导体器件，其特征在于，所述第二源极和所述第二漏极为N型掺杂，所述局部掺杂子区为P型掺杂，所述浮栅为P型掺杂。
3.如权利要求1所述的半导体器件，其特征在于，所述第二晶体管还包括位于所述半导体衬底内且位于所述第二漏极与所述局部掺杂子区下方的第二漏极延伸区。
4.如权利要求1所述的半导体器件，其特征在于，所述第一栅极介电层与所述第二栅极介电层的材料相同。
5.如权利要求1所述的半导体器件，其特征在于，所述第一栅极与所述浮栅的材料相同。
6.如权利要求5所述的半导体器件，其特征在于，所述第一栅极与所述浮栅的材料为多晶娃。
7.如权利要求1所述的半导体器件，其特征在于，所述控制栅的材料为多晶硅。
8.如权利要求1所述的半导体器件，其特征在于，所述第一源极和所述第一漏极为N型掺杂。
9.如权利要求1所述的半导体器件，其特征在于，所述第一晶体管还包括位于所述第一栅极介电层以及第一栅极的两侧的偏移侧壁，其中所述偏移侧壁与所述第一绝缘层的材料相同。
10.一种半导体器件的制造方法，其特征在于，所述方法包括: 步骤SlOl:提供半导体衬底，在所述半导体衬底上形成第一栅极介电层和第二栅极介电层； 步骤S102:对所述第二栅极介电层进行刻蚀以在所述第二栅极介电层上形成开口，并通过所述开口进行离子注入以在所述半导体衬底内形成局部掺杂子区； 步骤S103:沉积第一多晶硅层并进行图形化以形成位于所述第一栅极介电层之上的第一栅极与位于所述第二栅极介电层之上的浮栅，其中所述浮栅通过所述开口与所述局部掺杂子区相接触； 步骤S104:沉积绝缘材料层并进行图形化以形成覆盖所述浮栅的顶面与至少一个侧壁的第一绝缘层； 步骤S105:在所述半导体衬底位于所述第一栅极两侧的区域内形成第一源极和第一漏极，在所述半导体衬底位于所述浮栅两侧的区域内形成第二源极和第二漏极； 步骤S106:沉积第二多晶硅层并进行图形化以形成位于所述第一绝缘层之上的控制栅、位于所述第一源极之上的第一源极连接端子以及位于所述第一漏极之上的第一漏极连接端子。
11.如权利要求10所述的半导体器件的制造方法，其特征在于，所述步骤SlOl包括: 在所述半导体衬底上沉积栅极介电材料层； 对该栅极介电材料层进行图形化，以形成第一栅极介电层和第二栅极介电层。
12.如权利要求10所述的半导体器件的制造方法，其特征在于，在所述步骤S102中，所述离子注入所注入的离子为P型。
13.如权利要求10所述的半导体器件的制造方法，其特征在于，在所述步骤S104中，在对所述绝缘材料层进行图形化的过程中，还形成位于所述第一栅极两侧的偏移侧壁。
14.如权利要求10所述的半导体器件的制造方法，其特征在于，在所述步骤S105中，形成所述第一源极和所述第一漏极、以及所述第二源极和所述第二漏极的方法为离子注入，并且，所注入的离子为N型。
15.一种电子装置，其特征在于，包括权利要求1所述的半导体器件。
【专利摘要】本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。本发明的半导体器件，第一晶体管的第一源极连接端子和第一漏极连接端子与第二晶体管的控制栅的材料相同，因此可以在同一工艺中制备，从而可以简化工艺，减小该半导体器件的尺寸。本发明的半导体器件的制造方法，在形成第二晶体管的控制栅的同时形成第一晶体管的第一源极连接端子和第一漏极连接端子，可以简化工艺，并在一定程度上减小该半导体器件的尺寸。本发明的电子装置，使用了上述半导体器件，同样具有上述优点。
【IPC分类】H01L27-115, H01L21-8247, H01L29-423, H01L21-265
【公开号】CN104810370
【申请号】CN201410038085
【发明人】黄河, 克里夫·德劳利
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年7月29日
【申请日】2014年1月26日
【公告号】US20150214236