在集成电路制造期间蚀刻铜的方法
【技术领域】
[0001]本揭露通常涉及制造集成电路的方法，尤其涉及在集成电路制造期间蚀刻铜的方法。
【背景技术】
[0002]当前的集成电路中的大多数是通过使用多个互连的场效应晶体管(fieldeffect transistor ;FET)(也被称为金属氧化物半导体场效应晶体管(metal oxidesemiconductor filed effect transistor ；M0SFET)或简称为 MOS 晶体管)来实施。MOS晶体管包括作为控制电极的栅极电极以及隔开的源漏区，电流可在该源漏区之间流动。施加于该栅极电极的控制电压通过该源漏区之间的沟道控制电流的流动。
[0003]当今的集成电路可由数百万主动装置组成，例如晶体管、电容器等。这些装置最初彼此隔离，但后来互连在一起以形成功能电路。典型的互连结构包括横向互连，例如金属线(布线)，以及垂直互连，例如导孔及接触。互连日益决定当今集成电路的性能以及密度的极限。在互连结构的顶部，形成并暴露焊垫于各半导体晶圆或“芯片”的表面上。电性连接通过焊垫形成，以连接芯片与封装衬底或另一芯片。焊垫可用于打线结合或“倒装芯片”结合。现有技术中已知的倒装芯片(也被称为可控塌陷芯片连接或“C4”)是通过在芯片焊垫上已沉积的焊料凸块互连例如集成电路芯片及微机电系统(micro-electromechanicalsystem ;MEMS)等半导体装置与外部电路的一种方法。在最终的晶圆制程步骤期间，在晶圆的顶部的芯片焊垫上沉积该些焊料凸块。为将芯片接置于外部电路(例如电路板或另一芯片或晶圆)，将芯片“倒置(flipped) ”使其顶面朝下，并将芯片对齐以使其焊垫与外部电路上的相应焊垫对齐，接着使焊料流动以完成互连。这与打线不同，在打线中，芯片直立接置并使用导线互连芯片焊垫与外部电路。
[0004]结构上，焊料凸块实际包含凸块本身以及位于凸块与焊垫之间的凸块下金属(under-bump-metalIurgy)。UBM通常包含在焊垫上依次设置的黏着层、阻挡层以及润湿层。基于所使用的材料，凸块本身分为焊料凸块、金凸块、铜柱凸块以及混合金属凸块。在铜柱凸块技术中，不使用焊料凸块而是通过铜柱凸块(或更简单的铜柱)将电子组件与衬底连接，以获得更细间距并最大限度降低凸块桥接的可能性，降低电路的电容负载，以及使电子组件能够在更高频率执行。
[0005]在当前的实施中，在依据一些制造步骤湿式蚀刻UBM铜层或凸块期间，产生等向性蚀刻分布，其中，蚀刻在所有方向具有相同速率，从而导致被蚀刻的铜凸块底切。该行为导致铜柱宽度发生不良损失。由该湿式蚀刻制程引起的底切也会在铜柱中引入不想要的应力，可能导致凸块侧壁脱层以及凸块破裂。尽管底切是蚀刻制程的固有结果，但底切不利于互连的长期可靠性。底切通过削弱焊料凸块与芯片的焊垫之间的结合损害了焊料凸块结构的完整性，从而导致芯片过早失效。
[0006]因此，想要提供改进的方法来制造包括例如铜凸块的铜层的集成电路。另外，想要提供制造集成电路的方法，其避免在蚀刻一个或多个铜层期间底切铜凸块。而且，从下面结合附图以及前面的技术领域及【背景技术】所作的详细说明以及所附权利要求书中将清楚本揭露的其它想要的特征及特性。
【发明内容】
[0007]本发明揭露在集成电路制造中蚀刻铜的方法，在一个示例实施例中，一种制造集成电路的方法包括:提供集成电路结构，该集成电路结构包括铜凸块结构以及位于该铜凸块结构下方并邻近该铜凸块结构的铜晶种层；以及利用湿式蚀刻化学相对该铜凸块结构选择性蚀刻该晶种层，该湿式蚀刻化学由体积百分比为约0.07至约0.36的H3PO4，体积百分比为约0.1至约0.7的H2O2,以及其余为H2O及可选的NH4OH组成。
[0008]在另一个示例实施例中，一种制造集成电路的方法包括提供集成电路结构，该集成电路结构包括设于铜基金属化层上方的钝化层。该钝化层包括位于其中的第一开口区，暴露该铜基金属化层的至少一部分。该方法还包括在该钝化层上方以及该铜基金属化层的该暴露部分上方沉积含钛阻挡层。执行沉积该含钛层以使该层沉积至约500至约2000埃的厚度。该方法还包括利用物理气相沉积制程在该含钛阻挡层上方沉积铜晶种层。该铜晶种层沉积至约500至约10000埃的厚度。该方法还包括在该铜晶种层上方沉积并图案化掩膜层。该沉积并图案化的掩膜层包括第二开口区，其暴露该第一开口区内的该铜晶种层。另夕卜，该方法包括利用电化学沉积在该第二开口区内沉积铜凸块结构至约40um至约70um的高度，在该铜凸块结构上方沉积SnAg焊料层，以及通过施加湿式蚀刻剂相对该铜凸块结构及该焊料层选择性蚀刻该铜晶种层以及该含钛阻挡层。该湿式蚀刻剂具有由体积百分比为约0.07至约0.36的H3PO4,体积百分比为约0.1至约0.7的H2O2,以及其余为H2O及可选的NH4OH组成的湿式蚀刻化学。蚀刻包括蚀刻不位于该铜凸块结构下方的区域中的该铜晶种层及该含钛阻挡层以及该铜凸块结构的底切程度小于约I微米。
[0009]在又一个示例实施例中，一种制造集成电路的方法包括:提供集成电路结构，该集成电路结构包括铜凸块结构、位于该铜凸块结构下方并邻近该铜凸块结构的第一凸块下金属(under-bump metallurgy ；UBM)层、以及位于该第一 UBM层下方并邻近该第一 UBM层的第二UBM层；利用第一湿式蚀刻化学蚀刻该第一UBM层，该第一湿式蚀刻化学由体积百分比为约0.07至约0.36的H3PO4,体积百分比为约0.1至约0.7的H2O2,以及其余为H2O及可选的NH4OH组成；以及利用第二湿式蚀刻化学蚀刻该第二 UBM层。
【附图说明】
[0010]下文中将结合【附图说明】本揭露，这些附图中类似的附图标记代表类似的元件，以及其中:
[0011]图1至9显示依据本揭露的各种实施例的集成电路结构以及制造集成电路的方法的剖视图。
【具体实施方式】
[0012]下面的详细说明仅为说明性质，并非意图限制发明主题的实施例或此类实施例的应用以及使用。而且，在前面的技术领域、【背景技术】、
【发明内容】
或下面的详细说明中呈现的任意明示或隐含的理论并非意图限制本发明。
[0013]本揭露提供在集成电路制造期间蚀刻铜的方法，尤其是相对电化学沉积的铜凸块结构选择性蚀刻物理气相沉积的铜晶种层的方法。所揭露的蚀刻铜的方法通过使用新颖的蚀刻化学执行，该蚀刻化学包括磷酸、过氧化氢及水，以及为pH值控制而可选择包括的氢氧化铵的组合。出于简化目的，这里可能不详细说明涉及集成电路装置制造的传统技术。例如，示例实施例显示处于制造阶段的集成电路，其中，利用已知的技术已预先形成一个或多个电路装置，例如晶体管、电阻器等。而且，这里所述的各种任务以及制程步骤可纳入这里未详细说明的具有额外步骤或功能的更广泛的程序或制程中。具体而言，半导体基晶体管制造中的各种步骤是已知的，因此出于简化目的，许多传统步骤仅在这里简单提及，或者完全省略而不提供已知的制程细节。
[0014]图1至9显示依据本揭露的各种实施例的集成电路结构以及制造集成电路的方法的剖视图。请参照图1，用于铜凸块制造的衬底10的例子可包括用于半导体集成电路制造的半导体衬底，可在该半导体衬底中和/或该半导体衬底上形成集成电路。该半导体衬底被定义为表示包括半导体材料的任意架构，包括但不限于块体硅、半导体晶圆、绝缘体上娃(silicon-on-1nsulator ;SOI)衬底或娃锗衬底。也可使用包括第三族、第四族以及第五族元素的其它半导体材料。衬底10还可包括多个隔离特征(未图示)，例如浅沟槽隔离(shallow trench isolat1n ；STI)特征或娃的局部氧化(local oxidat1n of silicon ；LOCOS)特征。这些隔离特征可定义并隔离各种微电子元件(未图示)。可在衬底10中形成的各种微电子元件的例子包括晶体管(例如金属氧化物场效应晶体管(MOSFET)、互补金属氧化物半导体(complementrary metal oxide semiconductor ；CM0S)晶体管、双极结晶体管(bipolar junct1n transistor ;BJT)、高压晶体管、高频晶体管、p沟道和/或η沟道场效应晶体管(PFET/NFET)等)、电阻器、二极管、电容器、电感器、保险丝以及其它合适的元件。执行各种制程以形成各种微电子元件，包括沉积、蚀刻、注入、光刻、退火以及其它合适的制程。微电子元件经互连以形成集成电路装置，例如逻辑装置